一種自檢測噪聲濾波電路的制作方法
【技術領域】
[0001] 本發明涉及集成電路的電源管理技術領域，特別是涉及一種用于低壓差線性穩壓 器的自檢測噪聲濾波電路。
【背景技術】
[0002] 大多數電子設備都需要穩壓電路才能正常工作。一般地，基于半導體的電子設備 通常工作電壓相當低，而且不同電路的工作電壓有所不同，比如集成電路內核電壓為1.2V、 1. 8V，而接口電壓則為2. 5V或3. 3V。如果電路的工作電壓超出正常范圍，電路工作會失常， 并可能永久損壞電路。
[0003] 請參考圖1，目前典型的低壓差線性穩壓器包含一個電壓參考Vref，一個誤差放 大器，一個輸出電流的功率管P1和電阻反饋網絡。其中，誤差放大器檢測參考電壓和反饋 電壓的差值，并用于控制功率管，從而使得輸出電壓穩定在合適范圍內。
[0004] 然而，在射頻電路的實際應用中，往往對低壓差線性穩壓器的輸出噪聲有嚴格的 要求，尤其是給壓控振蕩器、低噪聲放大器等電路供電時，低壓差線性穩壓器的輸出噪聲會 直接惡化噪聲系數和相噪等關鍵指標。此時，需要對低壓差線性穩壓器的噪聲進行特別優 化，減小參考電壓（即Vref)通路、誤差放大器的噪聲貢獻，從而需要增加一個噪聲濾波器 (如圖1所示）。
[0005] 具體地，圖2中給出了典型的噪聲濾波器。電阻R1和電容C1構成了一階低通濾 波器，其輸入到輸出的傳遞函數為
[0007] 由式1可知，低通濾波器的_3dB拐角帶寬與電阻R1和電容C1的乘積成反比。為 了減小低通濾波器帶寬，以便濾除更多的低頻噪聲，需要增大R1和C1。這時往往有兩個途 徑：一是增大電容C1，由于芯片內部難以獲得更大的電容值，往往需要外掛濾波電容，意味 著需要增加一個引腳；二是增大電阻R1，這既會增加芯片面積，同時由于電阻R1很大，使 得濾波器的輸出節點成為高阻節點，容易受到干擾的影響而不能有效恢復。
【發明內容】
[0008] 本發明的目的是提供一種具有自檢測功能的噪聲濾波電路以解決上述技術問題。
[0009] 為解決上述技術問題，本發明采用的技術方案如下：
[0010] 提供一種自檢測噪聲濾波電路，用于低壓差線性穩壓器，除包括第一電阻及第一 電容外，該濾波電路還包括第一NM0S管、兩個窗口電壓比較器及延遲合并電路。輸入電壓 分別輸入第一NM0S管的源極和兩個窗口電壓比較器的一輸入端，第一N0MS管的漏極經第 一電阻后輸出電壓，輸出電壓分別輸入兩個窗口電壓比較器的另一輸入端，兩個窗口電壓 比較器的輸出端連接延遲合并電路的輸入端，延遲合并電路的輸出端連接第一NM0S管的 柵極，第一電阻的另一端連接第一電容后接地，兩個窗口電壓比較器對自檢測濾波器電路 的輸入電壓和輸出電壓進行比較以得到延遲合并電路的兩輸入信號，延遲合并電路進行處 理后得到一控制信號，通過該控制信號對第一NMOS管的柵極進行控制。
[0011] 與現有技術相比，本發明是在普通一階低通電阻電容濾波器的基礎上，串聯一個 NM0S管，同時使用兩個窗口電壓比較器和延時合并電路對濾波器的輸入輸出壓差進行檢測 和延遲處理，其輸出用于控制串聯NM0S管，從而在芯片內實現了較低的低通濾波器頻率拐 角，對低頻噪聲更好地濾除，消除了片外電容的使用，減少了一個外掛電容引腳，同時避免 了片上高阻節點易受干擾的缺陷，降低了封裝和生產成本。
[0012] 具體地，窗口電壓比較器包括偏置電路、第一級電路、第二級電路、第三級電路以 及電流負載電路，偏置電路提供第一電流源并與第一級電路、第二級電路連接，第一級電路 和電流負載電路對窗口電壓比較器的兩個輸入信號處理后輸出至第二級電路，第二級電路 對其輸入信號處理后輸出至第三級電路，第三級電路對其輸入信號放大后輸出。
[0013] 具體地，偏置電路包括第一電流源和第二N0MS管，第一電流源的一端連接電源， 第一電流源的另一端里連接第二NM0S管的漏極和第二級電路，第二NM0S管的漏極和柵極 相互連接，第二NM0S管的柵極與第三NM0S管的柵極連接，第三NM0S管的漏極連接第一級 電路，第二NM0S管的源極和第三NM0S管的源極接地。
[0014] 具體地，第一級電路包括第四NM0S管及第五NM0S管，第四NM0S管及第五NM0S管 的漏極均與電流負載電路連接，第四NM0S管及第五NM0S管的源極均與第三NM0S管的漏極 連接，且第五NM0S管的漏極連接第二級電路。
[0015] 較佳地，第一級電路具有恒定的失調電壓，且第一級電路的失調量由第四NM0S管 及第五NM0S管的寬長比決定。
[0016] 具體地，第二級電路包括第六NM0S管及第一PM0S管，第六NM0S管的柵極連接第 二NM0S管的漏極，第六NM0S管的源極接地，第六NM0S管的漏極連接第一PM0S管的漏極和 第三級電路，第一PM0S管的柵極連接電流負載電路，第一PM0S管的源極連接電源。
[0017] 具體地，第三級電路為第一反相器。
[0018] 具體地，電流負載電路包括第二PM0S管和第三PM0S管，第二PM0S管和第三PM0S 管的源極連接電源，第二PM0S管和第三PM0S管的柵極相互連接后連接第一級電路，第二 PM0S管的漏極與柵極相互連接，第三PM0S管的漏極連接第一級電路及第二級電路。
[0019] 具體地，延遲合并電路包括第二電容、第二電流源、第四PM0S管、第五PM0S管、第 七NM0S管、第八NM0S管及第二反相器，第二電流源的一端連接第七NM0S管及第八NM0S 管的源極，第二電流源的另一端接地，第二電容的兩端分別連接第二反相器和地，第七NM0S 管的柵極連接第四PM0S管的柵極，第七NM0S管的漏極連接第四PM0S管的漏極和第二反相 器，所述第四PM0S管及第五PM0S管的漏極相互連接，第四PM0S管及第五PM0S管的源極接 電源，第五PM0S管的柵極連接第八NM0S管的柵極，第五PM0S管的漏極連接第八NM0S管的 漏極，延遲合并電路的兩個輸入分別送給第七NM0S管和第八NM0S管的柵極。
[0020] 通過以下的描述并結合附圖，本發明將變得更加清晰，這些附圖用于解釋本發明 的實施例。
【附圖說明】
[0021] 圖1為現有低壓差線性穩壓器電路圖。
[0022] 圖2為傳統噪聲濾波器電路圖。
[0023] 圖3為本發明自檢測噪聲濾波器電路圖。
[0024] 圖4為本發明窗口電壓比較器電路圖。
[0025] 圖5為窗口電壓比較器的輸入輸出圖。
[0026] 圖6為本發明延遲合并電路圖。
[0027] 圖7延遲合并時序圖。
【具體實施方式】
[0028] 現在參考附圖描述本發明的實施例，附圖中類似的元件標號代表類似的元件。
[0029] 請參考圖3,本發明用于低壓差線性穩壓器的自檢測噪聲濾波電路包括NM0S管 N1、電阻R1、電容C1、窗口電壓比較器1、窗口電壓比較器2及延遲合并電路。參考電壓Vref 從N1的源極輸入，窗口電壓比較器1和窗口電壓比較器2對濾波器輸入電壓Vref和輸出 電壓Vref,fit進行比較，分別輸出延遲合并電路的兩輸入信號nrst_hi和nrst_lo。延遲 合并電路對兩輸入信號nrst_hi和nrst_lo進行處理后得到控制信號vmosr，通過該控制信 號vmosr信號對濾波器的串聯NM0S管N1進行控制。
[0030] 具體地，輸入電壓Vref分別輸入N1的源極和兩個窗口電壓比較器的一輸入端，N1 的漏極經電阻R1后輸出電壓Vref，fit，輸出電壓Vref，fit分別輸入兩個窗口電壓比較器 的另一輸入端，兩個窗口電壓比較器的輸出端連接延遲合并電路的兩輸入端，延遲合并電 路的輸出端連接N1的柵極，電阻R1連接電容C1后接地。
[0031] 具體地，基于圖3,對其工作原理做如下說明：窗口電壓比較器1和窗口電壓比較 器2是相同的，對輸入的壓差dV進行檢測，當dV大于窗口電壓比較器的內在壓差dVO時，輸 出為高電平；反之，輸出為低電平。窗口電壓比較器1對Vref和Vref，fit的壓差進行檢測， 當壓差小于dVO時，輸出為高電平；當壓差大于dVO時，輸出為低電平。窗口電壓比較器2 對Vref和Vref，fit的壓差進行檢測，當壓差小于-dVO時，輸出為低電平；當壓差大于-dVO 時，輸出為高電平。延遲合并電路對兩個窗口電壓比較器的輸出nrst_hi和nrst_lo進行 合并操作，并作延時處理；當nrst_hi和nrst_lo任一個輸入為低時，輸出均迅速拉低，使得 濾波器的串聯PM0S管P1開啟，迫使Vref,fit接近Vref;當兩個輸入nrst_hi和nrst_lo 均為高時，則做延時處理，使得濾波器的串聯PM0S管P1關斷較慢，以保證Vref，fit充分接 近Vref〇
[0032] 進一步地，請參考圖4,窗口電壓比較器包括偏置電路、第一級電路、第二級電路、 第三級電路以及電流負載電路。如圖所示，電流源Ibias和NM0S管N1構成電壓偏置電路， 用于給NM0S管N2和N3提供偏置電壓。NM0S管N4和N5構成窗口電壓比較器的輸入級（即 第一級電路），其并非普通的差分輸入對管，而是有固定的失調電壓dVO,失調量由兩個N2 和N3的寬長比決定，N4的寬長比為W/L，N5的寬長比為AW/L，A>1。PM0S管P1和P2作為 電流負載，鏡像后輸出。PM0S管P3和NM0S管N3組成了窗口電壓比較器的第二級。反相器 INV1構成窗口電壓比較器的第三級，進一步放大以得到軌到軌輸出。進一步地，從圖5的 輸入輸出波形圖可以看出，窗口電壓比較器把輸入壓差dV與內在的壓差dVO相比較，放大 后得到軌到軌輸出nrst_hi和nrst_lo。由于窗口電壓比較器1的輸入剛好是窗口