適用于西格瑪德爾塔調制器的增益增強型運算放大器的制造方法
【技術領域】
[0001]本發明涉及大規模集成電路，低壓低功耗，sigma_delta調制器，運算放大器，具體講，涉及適用于西格瑪德爾塔調制器的增益增強型運算放大器。
【背景技術】
[0002]低壓低功耗高增益運算放大器始終是低功耗模擬電路很活躍的研究領域。許多高增益運算放大器(例如多級運算放大器)依靠橫向增加增益級數目來提高放大器的增益，這樣雖然提高低頻增益，但是降低了放大器的穩定性，還需要增加額外的電容來提高穩定性，于是這就增加了芯片的面積，所以這些不利于低功耗放大器的高集成度方向發展。同時更多的大電容會導致放大器的單位增益帶寬積降低，這就降低了放大器的速度，更不利于放大器的高速方向發展。所以單級運算放大器就廣泛應用于高速處理領域(例如:sigma_delta調制器、積分器、無線通信等設備中)。
【發明內容】
[0003]本發明意在彌補現有技術的不足，提高放大器的直流增益。同時增加放大器的增益帶寬積。最終實現在同等芯片面積的條件下，提高放大器的直流增益和帶寬。為此，本發明采取的技術方案是，適用于西格瑪德爾塔調制器的增益增強型運算放大器，由Recyclingfolded cascode放大級、輸出電阻增強環路、跨導增強環路和共模反饋級組成；輸入差模信號Vin-和Vin+經過Recycling folded cascode放大級后，再經過輸出電阻增強環路級和跨導增強環路級的交叉正反饋作用后，然后經過cascode電流鏡的電流倍增作用到輸出端Vout-和Vout+ ;同時經過共模反饋電壓Vcmfb的負反饋作用維持放大器的穩定性。
[0004]Recycling folded cascode放大級包括輸入跨導增強級gml和cascode電流鏡；輸出電阻增強環路包括晶體管Mal-Ma8 ;跨導增強環路包括晶體管Mbl_Mb8 ;共模反饋級包括晶體管M5-M6。
[0005]Recycling folded cascode 放大級由 PM0S 晶體管 Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 和 NM0S 晶體管 Mll、M12、M3a、M3b、M4a、M4b 組成。輸入跨導增強級 gml 由 PM0S晶體管 Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7 和 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8 組成。cascode 電流鏡由 NM0S 晶體管 Mll、M12、M3a、M3b、M4a、M4b組成。
[0006]具體的實施電路為:所述的放大器由第一至第二^^一 PM0S晶體管M0a、M0b、MOc,Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10 以及第一至第十四 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b共35個M0S晶體管構成；其中:
[0007]第一至第三、第十六、第十七PM0S晶體管M0a、M0b、M0c、M5、M6的源極共同接供電電源 VDD ;所有 PM0S 晶體管 MOa、MOb、MOc、Mla、Mlb、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的襯底端接供電電源VDD ;除了第九至第十NMOS晶體管 Ml 1、Ml2 外，所有 NMOS 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源極共同接地 GND ;所有 NMOS 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b的襯底共同接地GND ；
[0008]第一至第三PM0S晶體管MOa、MOb、MOc的柵極接第一偏置電壓Vbl ;第一 PM0S晶體管MOa的漏極接第四至第七PM0S晶體管Mla、Mlb、M2a、M2b的源極；
[0009]第四至第五PM0S晶體管Mla、Mlb的柵極接輸入端Vp ;第六至第七PM0S晶體管M2a、M2b的柵極接輸入端Vn ;
[0010]第四、第二十PM0S晶體管Mla、M9的漏極共同接第i^一 NM0S晶體管M3a的漏極；第六、第二i^一 PM0S晶體管M2a、M10的漏極共同接第十三NM0S晶體管M4a的漏極；第七PM0S晶體管M2b、第^^一至第十二 NM0S晶體管M3a、M3b的柵極共同接第九NM0S晶體管Mil的漏極；第五PM0S晶體管Mlb、第十三至第十四NM0S晶體管M4a、M4b的柵極共同接第十NM0S晶體管M12的漏極；第九NM0S晶體管Mil的源極接第十二NM0S晶體管M3b的漏極；第十NM0S晶體管M12的漏極接第十四NM0S晶體管M4b的漏極；第九、第十NM0S晶體管M11、M12和第二十、第二^^一 PM0S晶體管M9、M10的柵極共同接第三偏置電壓Vb3 ;
[0011]第二十PM0S晶體管M9的源極和第十八PM0S晶體管M7的漏極共同接輸出端Vout-;第二^^一 PM0S晶體管M10的源極和第十九PM0S晶體管M8的漏極共同接輸出端Vout+ ;第十八、第十九PM0S晶體管M7、M8的柵極共同接第二偏置電壓Vb2 ;第十八PM0S晶體管M7的源極接第十六PM0S晶體管M5的漏極；第十九PM0S晶體管M8的源極接第十七PM0S晶體管M6的漏極；第十六、第十七PM0S晶體管M5、M6的柵極共同接第一共模反饋電壓 Vcmfb ；
[0012]第八至第^^一 PM0S晶體管Mal、Ma3、Ma5、Ma7的源極共同接第二 PM0S晶體管MOb的漏極；第八PM0S晶體管Mai的柵極和漏極，第一 NM0S晶體管Ma2的柵極和漏極共同接第四PM0S晶體管Mla的源極；第^^一 PM0S晶體管Ma7的柵極和漏極，第四NM0S晶體管Ma8的柵極和漏極共同接第六PM0S晶體管M2a的源極；第九PM0S晶體管Ma3和第二 NM0S晶體管Ma4的柵極，第十PM0S晶體管Ma5和第三NM0S晶體管Ma6的漏極共同接第i^一 PM0S晶體管Ma7的柵極；第九PM0S晶體管Ma3和第二 NM0S晶體管Ma4的漏極，第十PM0S晶體管Ma5和第三NM0S晶體管Ma6的柵極共同接第八PM0S晶體管Mai的柵極；第一至第四NM0S晶體管Ma2、Ma4、Ma6、Ma8的源極共同接地GND ；
[0013]第十二至第十五PM0S晶體管Mbl、Mb3、Mb5、Mb7的源極共同接第三PM0S晶體管MOc的漏極；第十二 PM0S晶體管Mbl的柵極和漏極，第五NM0S晶體管Mb2的柵極和漏極共同接第九NM0S晶體管Mil的漏極；第十五PM0S晶體管Mb7的柵極和漏極，第八NM0S晶體管Mb8的柵極和漏極共同接第十NM0S晶體管M12的漏極；第十三PM0S晶體管Mb3和第六NM0S晶體管Mb4的柵極，第十四PM0S晶體管Mb5和第七NM0S晶體管Mb6的漏極共同接第十五PM0S晶體管Mb7的柵極；第十三PM0S晶體管Mb3和第六NM0S晶體管Mb4的漏極，第十四PM0S晶體管Mb5和第七NM0S晶體管Mb6的柵極共同接第十二 PM0S晶體管Mbl的柵極；第五至第八NM0S晶體管Mb2、Mb4、Mb6、Mb8的源極共同接地GND ；
[0014]第五PM0S晶體管Mlb的漏極接第十NM0S晶體管M12的漏極；第六PM0S晶體管M2b的漏極接第九NM0S晶體管Mil的漏極。
[0015]本發明的技術特點及效果:
[0016]采用正反饋的環路來分別提高放大器的輸入跨導和輸出電阻，進而提高放大器的直流增益。同時增加放大器的增益帶寬積。最終實現在同等芯片面積的條件下，提高放大器的直流增益和帶寬，并具有更低的功耗。
【附圖說明】
[0017]本發明上述的優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中:
[0018]圖1運算放大器的電路圖。
【具體實施方式】
[0019]為了克服上述現有技術的不足之處，本發明提出了一種用于sigma_delta調制器的跨導增強和輸出電阻增強的低功耗跨導運算放大器，基于原有的Recycling Foldedcascode放大器，本文采用正反饋的環路來分別提高放大器的輸入跨導和輸出電阻，進而提高放大器的直流增益。同時增加放大器的增益帶寬積。最終實現在同等芯片面積的條件下，提高放大器的直流增益和帶寬。
[0020]本發明提出了一種適用于sigma_delta調制器的低功耗增益增強型運算放大器，所述的放大器由Recycling folded cascode放大級、輸出電阻增強環路、跨導增強環路和共模反饋級組成。Recycling folded cascode放大級包括輸入跨導增強級gml和cascode電流鏡。輸出電阻增強環路包括晶體管Mal-Ma8 ;跨導增強環路包括晶體管Mbl_Mb8 ;共模反饋級包括晶體管M5-M6。
[0021]Recycling folded cascode 放大級由 PM0S 晶體管 Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 和 NM0S 晶體管 Mll、M12、M3a、M3b、M4a、M4b 組成。輸入跨導增強級 gml 由 PM0S晶體管機&、]?113、]\123、]\1213、]\&11、]\&13、]\&15、]\&17、]\&1、]\&3、]\&5、]\&7 和 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8 組成。cascode 電流鏡由 NM0S 晶體管 Mll、M12、M3a、M3b、M4a、M4b組成。
[0022]具體的實施電路原理如附圖:所述的放大器由第一至第二十一 PM0S晶體管M0a、M0b、M0c、Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Ml 1、Ml2、M3a、M3b、M4a、M4b共35個M0S晶體管構成；其中:
[0023]第一至第三、第十六、第十七PM0S晶體管M0a、M0b、M0c、M5、M6的源極共同接供電電源 VDD ;所有 PM0S 晶體管 M0a、M0b、M0c、Mia、Mlb、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的襯底端接供電電源VDD ;除了第九至第十NM0S晶體管 Ml 1、Ml2 外，所有 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源極共同接地 GND ;所有 NM0S 晶體管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b的襯底共同接地GND ；
[0024]第一至第三PM0S晶體管M0a、M0b、MOc的柵極接第一偏置電壓Vbl ;第一 PM0S晶體管M0a的漏極接第四至第七PM0S晶體管Mla、Mlb、M2a、M2b的源極；
[0025]第四至第五