使用穿玻通孔技術的高通濾波器和低通濾波器及其制造方法
【專利說明】使用穿玻通孔技術的高通濾波器和低通濾波器及其制造方法
[0001]相關申請的交叉引用
[0002]本申請主張以C.Zuo等人的名義于2013年5月31日提交的美國臨時專利申請N0.61/829，714的權益，該臨時專利申請的公開內容通過引用被整體明確納入于此。
技術領域
[0003]本公開一般涉及集成電路(1C)。更具體地，本公開的一方面涉及使用穿板通孔(例如，穿玻通孔)技術的高通濾波器和低通濾波器的設計。
[0004]背景
[0005]低通濾波器和高通濾波器可以用于拒斥通信信號中的諧波。低通濾波器和高通濾波器也可以被用在組合多個分量載波以在無線通信中達成高數據傳輸率的載波聚集系統中。然而，在載波聚集應用中，低通濾波器和高通濾波器規定了非常低水平的插入損耗，這對于常規技術(例如，低溫共燒陶瓷器件)而言是非常難以達成的。插入損耗是通常以分貝(dB)為單位衡量的，表達因將器件(例如，低通濾波器或高通濾波器)插入傳輸系統(例如，無線網絡)中而結果造成的信號功率損失的度量。插入損耗越低，該器件在通過網絡高效傳播信號方面就越穩定和強大。
[0006]濾波器制造工藝可與標準半導體制造工藝(例如，用于制造壓控電容器(變抗器)、開關陣列電容器、或其他類似電容器的工藝)兼容。在單個基板上制造濾波器的各組件會是有益的。由于工藝變量，在單個基板上制造也可以使得能夠創造具有數個可調節參數的濾波器。
[0007]制造具有低插入損耗的高性能濾波器是有挑戰性的。進一步，降低濾波器設計中各種組件之間的電磁耦合而同時減小濾波器的尺寸也是有挑戰性的。達成低插入損耗而同時用高效且經濟的方式制造的濾波器設計將會是有益的。
[0008]概述
[0009]在本公開的一方面，公開了濾波器。該濾波器包括具有穿板通孔的玻璃基板。該濾波器還包括由玻璃基板支承的電容器，其中電容器之一具有小于印刷分辨率的寬度和/或厚度。該濾波器還包括在該玻璃基板內的3D電感器。該3D電感器具有在該玻璃基板的第一表面上的耦合到這些穿板通孔的第一組跡線。該3D電感器還具有在該玻璃基板的第二表面上的耦合到這些穿板通孔的對向端的第二組跡線，該第二表面在第一表面的對向。這些穿板通孔和跡線作為3D電感器工作。該第一組跡線和第二組跡線也可以具有小于印刷分辨率的寬度和/或厚度。
[0010]另一方面公開了制造濾波器的方法。該方法包括在玻璃基板中形成穿玻通孔。該方法還包括在玻璃基板的第一表面上沉積第一組跡線。該方法還包括在玻璃基板的第二表面上沉積第二組跡線。該第一組跡線和第二組跡線可以具有小于印刷分辨率的寬度和/或厚度。該方法進一步包括將第一組跡線耦合到這些穿板通孔的第一側以及將第二組跡線耦合到這些穿板通孔的第二側以形成3D電感器。該方法還包括在玻璃基板上形成電容器。該電容器可以具有小于印刷分辨率的寬度和/或厚度。
[0011]在又一方面，公開了一種濾波器。該濾波器包括具有穿板通孔的玻璃基板。該濾波器器還包括由玻璃基板支承的用于存儲電荷的裝置。該電荷存儲裝置可以具有小于印刷分辨率的寬度和/或厚度。該濾波器還包括在該玻璃基板內的3D電感器。該3D電感器包括在玻璃基板的第一表面上的用于耦合的第一裝置。該用于耦合的第一裝置被耦合到這些穿板通孔。該3D電感器還包括在玻璃基板的與第一表面對向的第二表面上的用于耦合的第二裝置。該用于耦合的第二裝置被耦合到這些穿板通孔的對向端。這些穿板通孔、用于耦合的第一裝置和用于耦合的第二裝置作為該3D電感器來操作。而且，用于耦合的第一裝置和用于耦合的第二裝置可以具有小于印刷分辨率的寬度和/或厚度。
[0012]這已較寬泛地勾勒出本公開的特征和技術優勢以便下面的詳細描述可以被更好地理解。本公開的附加特征和優點將在下文描述。本領域技術人員應該領會，本公開可容易地被用作修改或設計用于實施與本公開相同的目的的其他結構的基礎。本領域技術人員還應認識到，這樣的等效構造并不脫離所附權利要求中所闡述的本公開的教導。被認為是本公開的特性的新穎特征在其組織和操作方法兩方面連同進一步的目的和優點在結合附圖來考慮以下描述時將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對本公開的限定的定義。
[0013]附圖簡述
[0014]為了更全面地理解本公開，現在結合附圖參閱以下描述。
[0015]圖1是根據本公開的一方面的采用濾波器的雙饋天線芯片組的示意圖。
[0016]圖2是根據本公開一方面的用半導體制造工藝和印刷工藝來制造的器件的側視圖。
[0017]圖3A是根據本公開的一方面的濾波器設計的示意圖。
[0018]圖3B是根據本公開的一方面的濾波器設計的布局的頂視圖。
[0019]圖3C是根據本公開的一方面的濾波器設計的布局的三維視圖。
[0020]圖4A是根據本公開的一方面的濾波器設計的示意圖。
[0021]圖4B是根據本公開的一方面的濾波器設計的布局的頂視圖。
[0022]圖4C是根據本公開的一方面的濾波器設計的布局的三維視圖。
[0023]圖5是解說根據本公開的一方面的做出濾波器設計的方法的工藝流程圖。
[0024]圖6是示出其中可有利地采用本公開的配置的示例性無線通信系統的框圖。
[0025]圖7是解說根據一種配置的用于半導體組件的電路、布局、以及邏輯設計的設計工作站的框圖。
[0026]詳細描述
[0027]以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節以便提供對各種概念的透徹理解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結構和組件以避免煙沒此類概念。如本文所述的，術語“和/或”的使用旨在代表“可兼性或”，而術語“或”的使用旨在代表“排他性或”。
[0028]圖1是根據本公開的一方面的采用濾波器的雙饋天線芯片組100的示意圖。雙饋天線芯片組100包括低通濾波器140和高通濾波器150。雙饋天線芯片組100可以用于載波聚集的目的，其中高頻帶頻率和低頻帶頻率二者在相同時間被用于無線通信。常規的低通濾波器和高通濾波器具有通常在0.3dB左右的高插入損耗。因為來自高通濾波器150和低通濾波器140的顯著的信號功率損耗，這種程度的插入損耗對于載波聚集應用來說太高了。在本公開的一方面，雙饋天線芯片組100的低通濾波器140和高通濾波器150可以被設計并且實現成達成小于0.2dB的低插入損耗。
[0029]代表性地，第一天線104被耦合到低通濾波器140的輸入，并且第二天線108被耦合到高通濾波器150的輸入。第一天線104和第二天線108傳達由低通濾波器140和高通濾波器150處理過的信號。第一天線調諧器102被耦合到低通濾波器140的一個端口。第二天線調諧器106被耦合到高通濾波器150的一個端口。第一天線調諧器102和第二天線調諧器106是任選的，但是如果在場，那么它們就調節第一天線104或第二天線108的阻抗以便實現與該電路的其余部分的更好匹配。第一天線調諧器102和第二天線調諧器106還被耦合到一組開關110。該組開關110可以被用來選擇用于無線通信的期望的工作頻帶。該組開關110還可以被劃分成低頻帶頻率部分112 (例如，IGHz)和高頻帶頻率部分114 (例如，2GHz)。低頻帶頻率部分112協調由低通濾波器140處理的具有低頻帶頻率的信號。高頻帶頻率部分114協調由高通濾波器150處理的高頻帶頻率。
[0030]在常規的實現中，低通濾波器140和高通濾波器150的插入損耗會在0.3dB左右。該插入損耗對于載波聚集應用來說可能也是太高的，并且結果導致了過量的信號功率損耗和發熱。在圖1的雙饋天線芯片組100配置中，低通濾波器140和高通濾波器150可以配置成具有較低的插入損耗，例如，如圖3A-3C和4A-4C中所示。
[0031]圖2是根據本公開一方面的用半導體制造工藝和印刷工藝制造的器件的側視圖200。第一器件202用本公開所使用的半導體制造工藝制造。第二器件210用印刷工藝制造。第一器件202包括直的、基本上平坦的邊緣和表面。如圖2的側視圖200中所示，第一器件202還包括器件厚度204、器件寬度206和器件間距208，其在多個第一器件202之間全都是均一的。因為第二器件210是不規則的，所以其并不具有均一的高度、寬度或間距。形狀不規則的第二器件210沒有基本平坦的邊緣或表面。在一個配置中，第一器件202是使用在本公開的設計中的電容器/電感器。器件厚度204可以小于I μπι的印刷分辨率厚度。器件寬度206可以小于10 μπι的印刷分辨率寬度。器件間距208可以小于10 μπι的印刷分辨率間距。
[0032]圖3Α是根據本公開的一方面的濾波器設計300的示意圖。在一個配置中，濾波器設計300是用于低通濾波器的。濾波器設計300包括輸入端口(IN)和輸出端口(OUT)。第一電感器(L1)被親合到輸入端口 IN。第一電容器(C1)的一端親合到第一電感器(L1)，并且另一端耦合到接地端子(GND)。第二電感器(L2)和第二電容器(C2)耦合在輸入端口(IN)與輸出端口(OUT)之間。第二電感器(L2)與第二電容器(C2)并聯耦合。第一電感器(L1)還被耦合到第二電感器(L2)和第二電容器(C2) 二者。第三電感器(L3)被耦合到第二電