一種復位電路及電路復位方法
【技術領域】
[0001 ] 本發明涉及電子電路技術領域，特別涉及一種復位電路及電路復位方法。
【背景技術】
[0002] 復位電路的作用有兩個，其一是上電時當電源已經達到正常工作所需電位時，該 電路產生整個芯片的復位信號；其二，當電源電壓降低到一定水平時，該電路可以使整個芯 片進行復位，防止出現錯誤翻轉。因為當電源電壓較低，但又高于邏輯低電平時，數字電路 的邏輯門會發生非正常的參差不齊的翻轉從而造成整個數字電路邏輯混亂。特別地涉及到 存儲器的寫操作時，錯誤的數字電路動作可能會引起數據安全等問題。
[0003] 目前常用的同時具備上電復位和下電復位電路方案其原理均一樣，即由電源電壓 產生一個相關檢測電壓，然后通過比較器判斷該檢測電壓與參考電壓來產生復位信號，參 考電壓產生電路可以是帶隙基準電路也可以是晶體管的閾值電壓。如圖1所示，上電時，電 阻R1和R2分壓得到與電源電壓相關的檢測電壓VA，參考電壓產生電路產生一個帶隙基準 電壓VB，比較器A1對VA和VB進行判斷，經過整形電路D1后產生復位信號RST。但是，圖1 所示的復位電路存在以下問題：1、檢測電壓產生電路電阻面積太大；2、參考電壓產生電路 功耗大，而且隨著電源電壓的增加，電阻R1和R2通路的電流消耗也會增加，無法滿足低功 耗應用；3、參考電壓產生電路只有在電源上電到一定值時才會工作，因而也無法應用于低 電壓環境中。
[0004] 為了解決圖1中復位電路的上述問題，出現了圖2所示的復位電路，檢測電壓電路 由M0S管取代，解決了面積大的問題，同時參考電壓電路采用晶體管的閾值電壓，降低了整 個電路功耗。但是這種復位電路在電源電壓達到正常電壓后，由PMOSMP1和NMOSMN1構 成的支路一致導通，仍然存在大的靜態電流，而且上電復位點和下電復位點完全由MP1、麗1 構成的支路的電流和麗2的閾值決定，受工藝、溫度和電源電壓影響大，不同工藝角和溫度 下，上電復位點和下電復位點離散度大。
[0005] 通過對以上現有技術的研究和實際電路應用環境的考慮，很容易發現現有技術存 在以下缺點：（1)、采集電源電壓的電阻串面積太大，而且功耗隨電源電壓的增大而增加。 (2)、帶隙基準電路靜態功耗過大，且電源上電的過程中，帶隙基準電壓電路在一定的電源 電壓時才能建立好，無法應用于低電源電壓環境中。（3)、復位信號的復位點隨工藝、溫度變 化較大。本專利針對以上的技術缺點提出了相應的解決方案。
【發明內容】
[0006] 為了解決現有技術的復位電路中，功耗大、面積大，且工藝和溫度對上電復位點和 下電復位點影響很大的技術問題，本發明提出一種復位電路及電路復位方法。
[0007] -種復位電路，包括：
[0008] 電流源，電流源提供與電源電壓無關的參考電流源；
[0009] 第一電流鏡，第一電流鏡與電流源連接，為電路中各支路提供基準電流；
[0010] 第二電流鏡，第二電流鏡與第一電流鏡連接，作為第一電流鏡的負載；
[0011] 整形電路，整形電路與第二電流鏡連接，為第二電流鏡的輸出電流整形以形成復 位信號。
[0012] 優選地，該方案還可包括：
[0013] 電源電壓，與電流源、第二電流鏡和整形電路分別連接；
[0014] 耦合電容，與電源電壓連接，提供電源電壓到復位信號所在的復位點的耦合通路。
[0015] 其中，第一電流鏡由三個N溝道M0S管ΜΝ0,麗1和麗2組成；
[0016] ΜΝ0的一端耦合連接于電流源，一端耦合連接于MN1，MN1 -端耦合連接于MN2。
[0017] 優選地，麗1的寬長比大于麗2的寬長比。
[0018] 優選地，ΜΝ0的一端耦合連接于電流源，一端耦合連接于MN1，MN1 -端耦合連接于 麗2,具體為：
[0019] ΝΜ0的漏極與電流源的輸出端相連接，ΜΝ0的柵極與麗1、麗2的柵極連接；
[0020] MNO、MN1和MN2的源極分別接地。
[0021] 優選地，第二電流鏡由兩個P溝道M0S管MP1和MP2組成；
[0022] MP1的一端耦合連接于電流源，一端耦合連接于MP2。
[0023] 具體而言，MP1的一端耦合連接于電流源，一端耦合連接于MP2,具體為：MP1和MP2 的源極分別與電源電壓連接，MP2的柵極與MP1的柵極連接。
[0024] 第二電流鏡與第一電流鏡連接，具體包括:MP1的柵極和漏極連接在一起并與MN1 的漏極連接，MP2的漏極與MN2的漏極連接在一起。
[0025] 優選地，MP1和MP2的寬長比相同。
[0026] -種電路復位方法，可應用上述的復位電路中，該方法包括通過第一電流鏡和第 二電流鏡的輸出，調整電源電壓和復位信號之間的變化關系；
[0027] 其中，調整電源電壓和復位信號之間的變化關系具體包括：
[0028] 當電源電壓未上升到第一門限時，復位信號根據電源電壓的升高而上升；
[0029] 當電源電壓上升到第一門限時，復位信號發生翻轉，輸出上電復位信號；
[0030] 當電源電壓未下降到第二門限時，復位信號根據電源電壓的降低而下降；
[0031] 當電源電壓下降到第二門限時，復位信號發生翻轉，輸出下電復位信號。
[0032] 本發明的方案中采用了非對稱電流鏡的結構，該結構在正常工作時只包含三條電 流通路，且這三條支路的電流都是受參考電流控制的，具有功耗低的優點。同時，本方案的 上電復位點和下電復位點由參考電流決定，所以上電復位點和下電復位點隨工藝和溫度變 化小。
【附圖說明】
[0033] 附圖用來提供對本發明的進一步理解，并且構成說明書的一部分，與本發明的實 施例一起用于解釋本發明，并不構成對本發明的限制。在附圖中：
[0034] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可 以根據這些附圖獲得其他的附圖。
[0035] 圖1為【背景技術】中提供的一種復位電路；
[0036] 圖2為【背景技術】中提供的另一種復位電路；
[0037] 圖3為本發明實施例1提供的一種復位電路的電路圖；
[0038] 圖4為本發明實施例2中提供的在復位電路中電源電壓與復位信號之間的關系 圖；
[0039] 圖5為本發明實施例2中提供的在沒有耦合電容的情況下，復位電路中電源電壓 與復位信號之間的關系圖。
【具體實施方式】
[0040] 下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于 本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他 實施例，都屬于本發明保護的范圍。并且，以下各實施例均為本發明的可選方案，實施例的 排列順序及實施例的編號與其優選執行順序無關。
[0041] 實施例1
[0042] 本實施例提供一種復位電路，其主要包括：電流源，第一電流鏡，第二電流鏡以及 整形電路。其中，
[0043] 電流源IREF，電流源提供與電源電壓無關的參考電流源；
[0044] 第一電流鏡，第一電流鏡與電流源IREF連接，為電路中各支路提供基準電流；
[0045] 第二電流鏡，第二電流鏡與第一電流鏡連接，作為第一電流鏡的負載；
[0046] 整形電路，整形電路與第二電流鏡連接，為第二電流鏡的輸出電壓整形以形成復 位信號。
[0047] 此外，還包括：電源電壓，耦合電容。
[0048] 電源電壓，與所述電流源IREF、第二電流鏡和整形電路分別連接；
[0049] 耦合電容，與所述電源電壓連接，提供所述電源電壓到復位信號所在的復位點的 耦合通路。通過該耦合電容形成電源電壓與復位信號之間的耦合通路，可以改善復位信號 的電源跟隨特性。
[0050] 具體而言，上述復位電路可如圖3所示，
[0051] NM0S管ΜΝ0、麗1和麗2組成第一電流鏡，負責為電路中各支路提供基準電流；其 中，ΜΝ0的漏極與所述電流源的輸出端相連接，ΜΝ0的柵極與MN1、MN2的柵極連接，MMKMN1 和麗2的源極分別接地。
[0052] PM0S管MP1和MP2組成第二電流鏡，作為第一電流鏡的負載；其中，MP1和MP2的 源極分別與電源電壓VDD連接，MP2的柵極與所述MP1的柵極連接。
[0053] MP1的柵極和漏極連接在一起并與麗1的漏極連接，MP2漏極與麗2的漏極連接在 一起。MP3、MP4、麗3、MN4構成整形電路。電流IREF流過晶體管ΜΝ0,在ΜΝ0柵極P點產生 電壓VP，為電流源麗1和麗2提供偏置電壓。耦合電容C1提供電源電壓VDD到復位點RST 的奉禹合通路。
[0054] 本實施例提出的復位電路采用了非對稱電流鏡的結構，整個電路的核心是麗1、 麗2和MP1、MP2,其中MP1與MP2的寬長比相同，S吡例為1 :1 ;麗1與麗2寬長比例不相等， 優選為麗1的寬長比m大于麗2的寬長比n，（即m>n)。本實施例提出的復位電路結構在 正常工作時只包含三條電流通路，分別是IREF-MNO支路，MP1-MN1支路和MP2-MN2支路，因 此可以實現低功耗，包括偏置電路功耗在內的總功耗小于500nA。
[00