電子元器件的制作方法
【技術領域】
[0001 ] 本發明涉及電子元器件，更為特定地涉及具備定向耦合器的電子元器件。
【背景技術】
[0002]作為現有的電子元器件的相關發明，例如，已知有專利文獻1記載的帶通濾波器。該帶通濾波器具備3級LC并聯諧振器及副線路。3級LC并聯諧振器排列成一列，相鄰的LC并聯諧振器彼此進行電磁耦合。此外，副線路與各LC并聯諧振器的電感器進行電磁耦合。在以上的帶通濾波器中，具有與通過3級LC并聯諧振器的信號的功率成正比的功率的信號從與副線路相連接的端子輸出。
[0003]然而，在專利文獻1記載的帶通濾波器中，使用3級LC并聯諧振器。通過使3級LC并聯諧振器的諧振頻率不同，帶通濾波器能獲得所希望的通頻帶。不過，在需要更寬的通頻帶時，需要更多的LC并聯諧振器。因此，存在帶通濾波器大型化這樣的問題。
現有技術文獻專利文獻
[0004]專利文獻1:日本專利第4432059號公報
【發明內容】
發明所要解決的技術問題
[0005]因此，本發明的目的在于提供一種能抑制大型化、并能實現通頻帶的寬頻帶化的電子元器件。
解決技術問題所采用的技術方案
[0006]本發明的一個實施方式所涉及的電子元器件的特征在于，包括:輸入端子；第1輸出端子；接地端子；第1電容器及第2電容器，該第1電容器及第2電容器串聯電連接于所述輸入端子與所述第1輸出端子之間的路徑；第1電感器，該第1電感器連接于所述輸入端子與所述第1輸出端子之間的路徑的任一部分和所述接地端子之間；第2電感器，該第2電感器與所述第2電容器并聯電連接；以及第1副線路，所述第2電感器與所述第1副線路進行電磁耦合來構成第1定向耦合器。發明效果
[0007]根據本發明，能抑制大型化，并能實現通頻帶的寬頻帶化。
【附圖說明】
[0008]圖1是電子元器件10的等效電路圖。
圖2是電子元器件10的外觀立體圖。
圖3是電子元器件10的層疊體12的分解立體圖。
圖4是電子元器件10的層疊體12的分解立體圖。
圖5是電子元器件10的層疊體12的分解立體圖。
圖6A是表示電子元器件10的通過特性的曲線圖。 圖6B是表示電子元器件10的耦合特性及隔離特性的曲線圖。
圖7A是表示在定向耦合器中流動的高頻信號的圖。
圖7B是表示在定向耦合器中流動的高頻信號的圖。
圖7C是表示在定向耦合器中流動的高頻信號的圖。
圖7D是表示在定向耦合器中流動的高頻信號的圖。
圖7E是表示在定向耦合器中流動的高頻信號的圖。
圖8是變形例1所涉及的電子元器件10a的等效電路圖。
圖9是變形例2所涉及的電子元器件10b的等效電路圖。
【具體實施方式】
[0009](電子元器件的結構)
以下，參照附圖對一個實施方式所涉及的電子元器件的電路結構進行說明。圖1是電子元器件10的等效電路圖。
[0010]電子元器件10在規定的頻帶下進行使用。所謂的規定的頻帶是指例如具有1710MHz ?2170MHz (Bandl ?Band4)的頻帶的信號、以及具有 2500MHz ?2690MHz (Band7)的頻帶的信號。此時，在這些信號輸入到電子元器件10時，此時的電子元器件10的規定頻帶成為 1710MHz ?2690MHz。
[0011]電子兀器件10包括外部電極(端子)14a?14h、電容器C1?C8、電感器L1?L5及副線路S作為電路結構。電容器C1?C3、C5從外部電極14a朝外部電極14e按此順序串聯電連接于外部電極14a與外部電極14e之間的路徑。電感器L1連接在電容器C1和電容器02之間的部分與外部電極1413、14(1、148、1411之間。電容器C4(第3電容器)及電感器L2(第1電感器)串聯電連接在電容器C2(第1電容器)和電容器C3之間的部分與外部電極14b、14d、14g、14h之間。如上面那樣連接的電容器C1?C4及電感器L1、L2構成使具有比規定的截止頻率Π要高的頻率的高頻信號通過的高通濾波器HPF。
[0012]電感器L3(第2電感器)與電容器C5(第2電容器)并聯電連接。電感器L3和電容器C5構成具有規定的諧振頻率f2的LC并聯諧振器。諧振頻率f2高于截止頻率fl。其結果是，電子元器件10的通頻帶由截止頻率fl和諧振頻率f2決定。
[0013]副線路S包含副線路部Sl、S2。電感器L3與副線路S通過進行電磁耦合來構成定向耦合器。即，電感器L3也起到定向耦合器的主線路Μ的作用。
[0014]此外，副線路部S1、電感器L4、L5及副線路部S2從外部電極14f朝外部電極14c按此順序串聯電連接于外部電極14f與外部電極14c之間的路徑。電容器C6連接在副線路部S1和電感器L4之間的部分與外部電極14b、14d、14g、14h之間。電容器C7連接在電感器L4和電感器L5之間的部分與外部電極14b、14d、14g、14h之間。電容器C8連接在電感器L5和副線路部S2之間的部分與外部電極14b、14d、14g、14h之間。以上那樣連接的電感器L4、L5及電容器C6?C8構成低通濾波器LPF。因此，副線路部S1、低通濾波器LPF及副線路部S2按此順序串聯電連接。
[0015]在以上那樣的電子元器件10中，外部電極14a用作輸入端口，外部電極14e用作輸出端口。此外，外部電極14c用作耦合端口，外部電極14f用作以50Ω終端化的終端端口。此外，外部電極14b、14d、14g、14h用作接地的接地端口。而且，若信號輸入到外部電極14a，則該信號從外部電極14e輸出。而且，由于主線路Μ與副線路S進行電磁耦合，因此，具有與從外部電極14e輸出的信號的功率成正比的功率的信號從外部電極14c輸出。
[0016]接下來，參照附圖對電子元器件10的具體結構進行說明。圖2是電子元器件10的外觀立體圖。圖3?圖5是電子元器件10的層疊體12的分解立體圖。以下，將層疊方向定義為上下方向，將從上側俯視時的電子元器件10的長邊方向定義為前后方向，將從上側俯視時的電子元器件10的短邊方向定義為左右方向。另外，上下方向、前后方向及左右方向彼此正交。
[0017]如圖2及圖3?圖5所示，電子元器件10包括層疊體12、外部電極14a?14h、電容器導體20a?20c、電感器導體22a?22c、電容器導體24a、24b、26a?26d、連接導體28a、電感器導體30a?30d、電容器導體32a、32b、電容器導體33a、33b、副線路導體34a、36a、電容器導體38a、40a、電感器導體42a、42b、44a、44b、連接導體46a、電容器導體48a、48b、電感器導體50a、接地導體52a、電容器導體54a及通孔導體vl?v22。
[0018]如圖2所示，層疊體12呈長方體狀，如圖3?圖5所示，通過將絕緣體層16a?16w以從上側朝下側按此順序排列的方式進行層疊而構成。以下，在層疊體12中，將上側的面稱為上表面，將下側的面稱為下表面，將前側的面稱為前表面，將后側的面稱為后表面，將右側的面稱為右表面，將左側的面稱為左表面。在將電子元器件10安裝到電路基板上時，層疊體12的下表面是與電路基板相對的安裝面。絕緣體層16a?16w為電介質陶瓷，并呈長方形。
[0019]外部電極14a?14c在層疊體12的右表面設置成從后側朝前側按此順序排列。外部電極14a?14c呈在上下方向延伸的帶狀。此外，外部電極14a?14c的上下方向的兩端折返至上表面及下表面。
[0020]外部電極14d?14f在層疊體12的左表面設置成從后側朝前側按此順序排列。外部電極14d?14f呈在上下方向延伸的帶狀。此外，外部電極14d?14f的上下方向的兩端折返至上表面及下表面。
[0021]外部電極14g設置在層疊體12的后表面。外部電極14g呈在上下方向延伸的帶狀。此外，外部電極14g的上下方向的兩端折返至上表面及下表面。
[0022]外部電極14h設置在層疊體12的前表面。外部電極14h呈在上下方向延伸的帶狀。此外，外部電極14h的上下方向的兩端折返至上表面及下表面。
[0023]電容器C1由電容器導體20a?20c構成。電容器導體20a是設置在絕緣體層16e表面的右半部分且后半部分的區域內的矩形導體層。此外，電容器導體20a被引出至絕緣