，根據不同的設計需要，圖6中的一個或多個步驟可以省略和/或一個或多個步驟可以增加到圖6的流程。適應性的注入牽引/推進的抑制/緩和方法可以由頻率合成器100/200使用，并且主要概述如下。
[0085]步驟600:開始。
[0086]步驟602:得到鎖相環(PLL)的注入牽引/推進的至少一個指示信息。
[0087]步驟604:通過檢查至少一個指示信息，確定PLL是否發生注入牽引/推進。如果是，執行步驟606，否則執行步驟610。
[0088]步驟606:檢查注入牽引/推進的幅度是否不小于第一閾值TH1。如果是，去步驟616，否則去步驟608。
[0089]步驟608:檢查注入牽引/推進的幅度是否不小于第二閾值TH2 (TH2 < TH1)。如果是，去步驟614，否則去步驟612。
[0090]步驟610:控制PLL中的環路濾波器使用對應PLL的第一環路帶寬值的第一濾波器配置。去步驟618。
[0091]步驟612:控制PLL中的環路濾波器使用對應PLL的第二環路帶寬值的第二濾波器配置。這里第二環路帶寬值大于第一環路帶寬值。去步驟618。
[0092]步驟614:控制PLL中的環路濾波器使用對應PLL的第三環路帶寬值的第三濾波器配置。這里第三環路帶寬值大于第二環路帶寬值。去步驟618。
[0093]步驟616:控制PLL中的環路濾波器使用對應PLL的第四環路帶寬值的第四濾波器配置。這里第四環路帶寬值大于第三環路帶寬值。去步驟618。
[0094]步驟618:結束。
[0095]需要注意的是，圖6中所示的適應性的注入牽引/推進的抑制/緩和方法僅僅是出于說明目的。例如，PLL中的環路濾波器支持的不同濾波器配置數目不限制為4個。類似地，用來區分注入牽引/推進的幅度值的閾值數目不限制于2個。特別地，響應于注入牽引/推進的當前狀態，而適應性的調整環路帶寬的任何基于PLL的頻率合成器的設計，均將落入本發明的范圍中。
[0096]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種頻率合成器，其特征在于，包括: 鎖相環，用于根據參考時鐘產生輸出時鐘；以及 環路帶寬控制器，用于檢查所述鎖相環的注入牽引/推進的至少一個指示信息，以設置所述鎖相環的環路帶寬。2.如權利要求1所述的頻率合成器，其特征在于，所述鎖相環包括:環路濾波器； 所述環路帶寬控制器，用于通過控制所述環路濾波器的配置來設置所述鎖相環的環路帶寬。3.如權利要求2所述的頻率合成器，其特征在于，所述環路濾波器的配置包括如下至少一項:濾波器系數設置、波濾器類型、波濾器階數和濾波器增益。4.如權利要求2所述的頻率合成器，其特征在于，所述鎖相環為全數字鎖相環，所述環路濾波器為所述全數字鎖相環中的數字環路濾波器。5.如權利要求1所述的頻率合成器，其特征在于，所述鎖相環為全數字鎖相環，所述全數字鎖相環包括: 時間至數字轉換器，用于產生所述參考時鐘和反饋時鐘之間的時間差的數字代碼，所述反饋時鐘來源于所述輸出時鐘； 所述環路帶寬控制器，還用于至少基于所述時間至數字轉換器的輸出，得到所述至少一個指示信息。6.如權利要求1所述的頻率合成器，其特征在于，所述鎖相環為全數字鎖相環，所述全數字鎖相環包括: 相位差產生電路，用于根據所述參考時鐘和反饋時鐘的時間差的數字代碼產生瞬時相位差，所述反饋時鐘來源于所述輸出時鐘； 所述環路帶寬控制器，還用于至少基于所述相位差產生電路的輸出，得到所述至少一個指示信息。7.如權利要求1所述的頻率合成器，其特征在于，所述頻率合成器是射頻系統的部分； 所述環路帶寬控制器，還用于至少基于所述射頻系統的發射功率信息，得到所述至少一個指示信息。8.如權利要求1所述的頻率合成器，其特征在于，所述頻率合成器是第一射頻系統的部分； 所述環路帶寬控制器，還用于至少基于第二射頻系統的運行狀態，得到所述至少一個指示信息。9.如權利要求1所述的頻率合成器，其特征在于，所述環路帶寬控制器，用于當所述至少一個指示信息指示所述鎖相環的注入牽引/推進沒有發生時，設置所述鎖相環的環路帶寬為第一值； 以及用于當所述至少一個指示信息指示所述鎖相環的注入牽引/推進發生時，設置所述鎖相環的環路帶寬為第二值，所述第二值大于所述第一值。10.如權利要求1所述的頻率合成器，其特征在于，所述環路帶寬控制器，用于當所述至少一個指示信息指示所述鎖相環的注入牽引/推進增加時，增加所述鎖相環的環路帶寬； 以及用于當所述至少一個指示信息指示所述鎖相環的注入牽引/推進減小時，減小所述鎖相環的環路帶寬。11.如權利要求1所述的頻率合成器，其特征在于，所述鎖相環沒有環路濾波器； 所述環路帶寬控制器，用于通過控制所述鎖相環的增益值，來設置所述鎖相環的環路帶寬。12.—種頻率合成方法，其特征在于，包括: 檢查鎖相環的注入牽引/推進的至少一個指示信息，以設置所述鎖相環的環路帶寬； 使用所述鎖相環來根據參考時鐘生成輸出時鐘。13.如權利要求12所述的頻率合成方法，其特征在于，所述鎖相環包括:環路濾波器； 所述設置所述鎖相環的環路帶寬的步驟包括:通過控制所述環路濾波器的配置來設置所述鎖相環的環路帶寬。14.如權利要求13所述的頻率合成方法，其特征在于，所述環路濾波器的配置包括如下至少一項:濾波器系數設置、波濾器類型、波濾器階數和濾波器增益。15.如權利要求13所述的頻率合成方法，其特征在于，所述鎖相環為全數字鎖相環，所述環路濾波器為所述全數字鎖相環中的數字環路濾波器。16.如權利要求12所述的頻率合成方法，其特征在于，所述鎖相環為全數字鎖相環，所述全數字鎖相環包括: 時間至數字轉換器，用于產生所述參考時鐘和反饋時鐘之間的時間差的數字代碼，所述反饋時鐘來源于所述輸出時鐘； 所述頻率合成方法進一步包括: 至少基于所述時間至數字轉換器的輸出，得到所述至少一個指示信息。17.如權利要求12所述的頻率合成方法，其特征在于，所述鎖相環為全數字鎖相環，所述全數字鎖相環包括: 相位差產生電路，用于根據所述參考時鐘和反饋時鐘的時間差的數字代碼產生瞬時相位差，所述反饋時鐘來源于所述輸出時鐘； 所述頻率合成方法進一步包括: 至少基于所述相位差產生電路的輸出，得到所述至少一個指示信息。18.如權利要求12所述的頻率合成方法，其特征在于，所述頻率合成器是射頻系統的部分，所述頻率合成方法進一步包括: 至少基于所述射頻系統的發射功率信息，得到所述至少一個指示信息。19.如權利要求12所述的頻率合成方法，其特征在于，所述頻率合成器是第一射頻系統的部分，所述頻率合成方法進一步包括: 至少基于第二射頻系統的運行狀態，得到所述至少一個指示信息。20.如權利要求12所述的頻率合成方法，其特征在于，所述檢查鎖相環的注入牽引/推進的至少一個指示信息，以設置所述鎖相環的環路帶寬的步驟，包括: 當所述至少一個指示信息指示所述鎖相環的注入牽引/推進沒有發生時，設置所述鎖相環的環路帶寬為第一值； 當所述至少一個指示信息指示所述鎖相環的注入牽引/推進發生時，設置所述鎖相環的環路帶寬為第二值，所述第二值大于所述第一值。21.如權利要求12所述的頻率合成器，其特征在于，所述檢查鎖相環的注入牽引/推進的至少一個指示信息，以設置所述鎖相環的環路帶寬的步驟，包括: 當所述至少一個指示信息指示所述鎖相環的注入牽引/推進增加時，增加所述鎖相環的環路帶寬； 當所述至少一個指示信息指示所述鎖相環的注入牽引/推進減小時，減小所述鎖相環的環路帶寬。22.如權利要求12所述的頻率合成方法，其特征在于，所述鎖相環沒有環路濾波器； 所述設置所述鎖相環的環路帶寬的步驟包括:通過控制所述鎖相環的增益值，來設置所述鎖相環的環路帶寬。
【專利摘要】本發明實施例提供了一種頻率合成器及頻率合成方法。其中該頻率合成器包括：鎖相環和環路帶寬控制器，該鎖相環用于根據參考時鐘產生輸出時鐘，該環路帶寬控制器用于檢查該鎖相環的注入牽引/推進的至少一個指示信息，以設置該鎖相環的環路帶寬。本發明實施例，可以對頻率合成器受到的注入牽引/推進進行抑制/緩和。
【IPC分類】H03L7/099
【公開號】CN105281756
【申請號】CN201410765175
【發明人】郭俊明, 陳啟宏, 沈士琦, 劉藹璇
【申請人】聯發科技股份有限公司
【公開日】2016年1月27日
【申請日】2014年12月12日
【公告號】US20160028411