終輸出ENl信號；AND8與AND9的輸出作為0R4的兩個輸入，0R4最終輸出EN2信號；AND10與ANDll的輸出作為0R5的兩個輸入，0R5最終輸出ENl信號；AND12與AND12的輸出作為0R6的兩個輸入，0R6最終輸出EN4信號。DFFl的輸出Q作為標志位是二選一數據選擇器的選擇信號。
[0025]當Q 為低電平時，ENl = B’ C，D’ EN2 = AC’ D’ EN3 = AB EN4 = ABC ；
[0026]當Q =高電平時，ENl = AC’ D’ EN2 = ABD’ EN3 = ABC EN4 = ABCD。
[0027]如圖5所示，為是本發明中運算放大器使能信號控制效果示意圖，其中實線為驅動運算放大器使能信號EN1-EN4波形，虛線為傳統的分段現性驅動的使能信號，可見本發明相對于傳統技術顯著降低了驅動芯片的工作時間。
【主權項】
1.一種分段式線性恒流LED驅動電路，包括整流模塊、參考電壓產生模塊、功率管模塊和LED模塊，其特征在于，還包括狀態檢測模塊、運算放大器模塊、使能信號模塊、電阻模塊和檢測電阻RS ;所述LED模塊包括多個串聯的LED單元；所述運算放大器模塊包括多個運算放大器；所述功率管模塊包括多個NMOS功率管；所示電阻模塊包括多個采樣電阻單元；所述LED單元、運算放大器、采樣電阻單元和NMOS功率管的數量相等；所述參考電壓產生模塊的輸出端分別與每個運算放大器的正向輸入端連接；所述整流模塊的輸出端接第一個LED單元的輸入端，每個LED單元的輸出端接一個NMOS功率管的漏極，每個LED單元的輸入端連接一個采樣電阻單元；所有的NMOS管功率管的源極均通過檢測電阻RS后接地；每個運算放大器的輸出端接一個NMOS功率管的柵極；所有運算放大器的反向輸入端均通過檢測電阻RS后接地；狀態檢測模塊的輸入端接采樣電阻單元，其輸出端接使能信號摸的輸入端；所述使能信號模塊的輸出端分別接每一個運算放大器的使能信號端；所述狀態檢測模塊的輸出端數量與使能信號檢測模塊輸出端的數量相等，并與運算放大器的數量相等且——對應。2.根據權利要求1所述的一種分段式線性恒流LED驅動電路，其特征在于，所述運算放大器的數量為4，分別為第一運算放大器、第二運算放大器、第三運算放大器和第四運算放大器；則狀態檢測模塊包括4個輸入端和4個輸出端，使能信號模塊包括4個輸入端和4個輸出端；所述電阻模塊包括4個采樣電阻單元，分為由第一電阻Rl和第二電阻R2串聯構成的第一電阻采樣單元、第三電阻R3和第四電阻R4串聯構成的第二電阻采樣單元、第五電阻R5和第六電阻R6串聯構成的第三電阻采樣單元、第七電阻R7和第八電阻R8串聯構成的第四電阻采樣單元； 狀態檢測模塊的第一輸入端接第一電阻Rl和第二電阻R2的連接點，其第二輸入端接第三電阻R3和第四電阻R4的連接點，其第三輸入端接第五電阻R5和第六電阻R6的連接點，其第四輸入端接第七電阻R7和第八電阻R8的連接點； 所述使能信號模塊由第一二輸入與非門AND1、第二二輸入與非門AND3、第三二輸入與非門AND6、第四二輸入與非門AND7、第五二輸入與非門AND8、第六二輸入與非門AND9、第七二輸入與非門AND10、第八二輸入與非門ANDl1、第九二輸入與非門AND12、第十二輸入與非門AND13、第一三輸入與非門AND2、第二三輸入與門AND4、四輸入與非門NAND5、三輸入或非門N0R1、二輸入或非門N0R2、第一二輸入或門0R3、第二二輸入或門0R4、第三二輸入或門0R5、第四二輸入或門0R6、第一非門NOTl、第二非門N0T2、第三非門N0T3、第四非門N0T4、第五非門N0T5、第六非門N0T6和D觸發器構成；第一二輸入與非門ANDl的第一輸入端、第一三輸入與非門AND2的第一輸入端、第二二輸入與非門AND3的第一輸入端、第二三輸入與門AND4的第一輸入端、四輸入與非門NAND5的第一輸入端的連接點為使能信號模塊的第一輸入端，接狀態檢測模塊的第一輸出端；三輸入或門NORl的第一輸入端、第一三輸入與非門AND2的第二輸入端、第二二輸入與非門AND3的第二輸入端、第二三輸入與門AND4的第二輸入端和四輸入與非門NAND5的第二輸入端的連接點為使能信號模塊的第二輸入端，接狀態檢測模塊的第二輸出端；三輸入或門NORl的第二輸入端、二輸入或非門N0R2的第一輸入端、第二三輸入與門AND4的第三輸入端和四輸入與非門NAND5的第三輸入端的連接點為使能信號模塊的第三輸入端，接狀態檢測模塊的第三輸出端；三輸入或門NORl的第三輸入端、二輸入或非門N0R2的第二輸入端、第一非門NOTl的輸入端和四輸入與非門NAND5的第四輸入端的連接點為使能信號模塊的第四輸入端，接狀態檢測模塊的第四輸出端；三輸入或門NORl的輸出端接第三二輸入與非門AND6的第一輸入端；第三二輸入與非門AND6的第二輸入端接第二非門N0T2的輸出端，其輸出端接第一二輸入或門0R3的第一輸入端；第一二輸入或門0R3的輸出端為使能信號模塊的第一輸出端，接第一運算放大器的使能信號端；第二非門N0T2的輸入端接D觸發器的Q輸出端；第一二輸入或門0R3的第二輸入端接第四二輸入與非門AND7的輸出端；第四二輸入與非門AND7的第一輸入端接D輸出端的Q輸出端，其第二輸入端接第一二輸入與非門ANDl的輸出端；第一二輸入與非門ANDl的第二輸入端接二輸入或非門N0R2的輸出端；第五二輸入與非門AND8的第一輸入端接第一二輸入與非門ANDl的輸出端，其第二輸入端接第二非門N0T2的輸出端，其輸出端接第二二輸入或門0R4的第一輸入端；第二二輸入或門0R4的第二輸入端接第六二輸入與非門AND9的輸出端，其輸出端為使能信號模塊的第二輸出端，接第二運算放大器的使能信號端；第二非門N0T2的輸入端接D觸發器的Q輸出端；第六二輸入與非門AND9的第一輸入端接D觸發器的Q輸出端，其第二輸入端接第一三輸入與非門AND2的輸出端；第一三輸入與非門AND2的第三輸入端接第一非門NOTl的輸出端；第七二輸入與非門ANDlO的第一輸入端接第二二輸入與非門AND3的輸出端，其第二輸入端接第四非門N0T4的輸出端，其輸出端接第三二輸入或門0R5的第一輸入端；第三第三二輸入或門0R5的第二輸入端接第八二輸入與非門ANDll的輸出端，其輸出端為使能信號模塊的第三輸出端，接第三運算放大器的使能信號端；第四非門N0T4的輸入端接D觸發器的Q輸出端；第八二輸入與非門ANDll的第一輸入端接D觸發器的Q輸出端，其第二輸入端接第二三輸入與門AND4的輸出端；第九二輸入與非門AND12的第一輸入端接第二三輸入與門AND4的輸出端，其第二輸入端接第五非門N0T5的輸出端，其輸出端接第四二輸入或門0R6的第一輸入端，第四二輸入或門0R6的第二輸入端接第十二輸入與非門AND13的輸出端，其輸出端為使能信號模塊的第四輸出端，接第四運算放大器的使能信號端；第五非門N0T5的輸入端接D觸發器的Q輸出端；第十二輸入與非門AND13的第一輸入端接D觸發器的Q輸出端，其第二輸入端接第六非門N06的輸出端；第六非門N0T6的輸入端接四輸入與非門NAND5的輸出端；D觸發器的置位端接四輸入與非門NAND5的輸出端，其D輸入端和時鐘信號端接地。
【專利摘要】本發明屬于電子電路技術領域，具體的說涉及一種分段式線性恒流LED驅動電路。本發明的電路主要結構為參考電壓產生模塊的輸出端分別與運算放大器的正向輸入端連接；所述整流模塊的輸出端接LED單元，LED單元的輸出端接NMOS功率管的漏極；NMOS管功率管的源極均通過檢測電阻RS后接地；每個運算放大器的輸出端接一個NMOS功率管的柵極；所有運算放大器的反向輸入端通過檢測電阻RS后接地；狀態檢測模塊的輸入端接采樣電阻，其輸出端接使能信號摸的輸入端；所述使能信號模塊的輸出端接運算放大器的使能信號端。本發明的有益效果為，通過控制該功率管對應的驅動運算放大器使能端關閉運算放大器，顯著降低了驅動芯片的平均工作電流消耗。
【IPC分類】H05B37/02
【公開號】CN105188214
【申請號】CN201510563496
【發明人】李澤宏, 汪榕
【申請人】電子科技大學
【公開日】2015年12月23日
【申請日】2015年9月7日