一種高精度異頻群量子化相位同步系統的制作方法
【技術領域】
[0001]本發明涉及一種相位同步系統，尤其涉及一種高精度異頻群量子化相位同步系統。
【背景技術】
[0002]傳統的相位同步系統是建立在同頻信號基礎之上，針對異頻信號的相位同步，目前只能借助混頻、倍頻以及高穩定度的頻率綜合器等頻率變換電路，使其頻率歸一化。而現有的頻率變換電路結構復雜、體積龐大，處理過程中增加了電路的噪聲，無法保證同步精度。
【發明內容】
[0003]本發明的目的是提供一種高精度異頻群量子化相位同步系統，采用異頻群量子化相位處理方法，能夠大幅度提高測量分辨率和同步精度，加強系統穩定性和可靠性。
[0004]本發明采用下述技術方案:
[0005]—種高精度異頻群量子化相位同步系統，其特征在于:包括同步信號源模塊、模糊區脈沖模塊、相位差產生模塊、相位同步檢測模塊、相位同步輸出模塊、顯示模塊和電源模塊；同步信號源模塊的信號輸出端連接模糊區脈沖模塊的信號輸入端，模糊區脈沖模塊的信號輸出端分別連接相位差產生模塊和相位同步檢測模塊的信號輸入端，相位差產生模塊和相位同步檢測模塊的信號輸出端分別連接相位同步輸出模塊的信號輸入端，相位同步輸出模塊的信號輸出端連接顯示模塊的信號輸入端；
[0006]所述的同步信號源模塊由原子頻標組成，用以產生高穩定度的兩路同步信號；
[0007]所述的模糊區脈沖模塊包括依次連接的模數轉換模塊、信號電平標準轉換模塊、精細時延模塊、模糊區脈沖產生模塊和FPGA模塊；
[0008]模數轉換模塊用于對輸入的兩路同步信號分別進行濾波、電壓變換和模擬信號處理，將輸入的兩路同步信號轉換為兩路同步數字信號；
[0009]信號電平標準轉換模塊用于實現信號電平標準轉換，以產生足夠的電壓驅動后級電路；
[0010]精細時延模塊用于對兩路同步數字信號進行精細延；
[0011]模糊區脈沖產生模塊用于產生兩路同步數字信號的模糊區脈沖，并將產生的模糊區脈沖送入相位差產生模塊和相位同步檢測模塊；
[0012]FPGA模塊用于實現邏輯功能；
[0013]所述的相位差產生模塊，用于對接收到的兩路同步數字信號的模糊區脈沖實現時延，使兩路同步數字信號的模糊區脈沖獲得個數或寬度與相位差產生模塊時延相等的相位差，并輸出電平信號到相位同步輸出模塊；
[0014]所述的相位同步檢測模塊，用于對兩路同步數字信號的模糊區脈進行與邏輯分析，產生相位同步點；根據所產生的相位同步點，即相位同步檢測模塊輸出的兩路同步數字信號的模糊區脈沖，并將相位同步檢測模塊輸出的兩路同步數字信號的模糊區脈沖送至相位同步輸出模塊；
[0015]所述的相位同步輸出模塊，用于接收相位差產生模塊輸出的電平信號以及相位同步檢測模塊輸出的兩路同步數字信號的模糊區脈沖，并在模糊區脈沖的控制下輸出同步脈沖并傳送至顯示模塊；
[0016]所述的顯示模塊，用于接收相位同步輸出模塊輸出的同步脈沖并將同步結果進行顯不O
[0017]所述的模數轉換模塊采用MClOl 16芯片。
[0018]所述的信號電平標準轉換模塊采用MC10125芯片。
[0019]所述的精細時延模塊采用FPGA內部的固定延遲單元。
[0020]所述的模糊區脈沖產生模塊采用74LS00與門芯片。
[0021]所述的相位差產生模塊采用雙穩態觸發器74LS279。
[0022]所述的相位同步檢測模塊采用74LS00與門芯片。
[0023]所述的數轉換模塊的輸入端和相位同步輸出模塊的輸出端分別設置有SMA輸入接口和BNC輸出接口。
[0024]相對于傳統的相位同步技術，本發明無需高穩定度的頻率合成電路，利用異頻群量子化相位處理方法能夠大幅度提高測量分辨率和同步精度，本發明中的電路結構簡單，成本低廉，相位噪聲低，由于群量子化相位的累積，任意時刻的任意相位差均以群量子化為間隔嚴格同步。相對于異頻架構下的相位群同步技術以及相位群處理技術，由于采用了區別于相位群同步和相位群處理技術原理的異頻群量子化相位處理方法，本發明的測量分辨率和同步精度均得到了大幅度提高，系統更加穩定，可靠性更高，任意相位差之間的同步精度優于0.5納秒。
【附圖說明】
[0025]圖1為本發明的原理框圖。
【具體實施方式】
[0026]以下結合附圖和實施例對本發明作以詳細的描述:
[0027]如圖1所示，本發明所述的高精度異頻群量子化相位同步系統，包括同步信號源模塊、模糊區脈沖模塊、相位差產生模塊、相位同步檢測模塊、相位同步輸出模塊、顯示模塊和電源模塊；同步信號源模塊的信號輸出端連接模糊區脈沖模塊的信號輸入端，模糊區脈沖模塊的信號輸出端分別連接相位差產生模塊和相位同步檢測模塊的信號輸入端，相位差產生模塊和相位同步檢測模塊的信號輸出端分別連接相位同步輸出模塊的信號輸入端，相位同步輸出模塊的信號輸出端連接顯示模塊的信號輸入端。
[0028]所述的同步信號源模塊由原子頻標組成，用以產生高穩定度的兩路同步信號；同步信號源模塊將產生的高穩定度的兩路同步信號輸送至模糊區脈沖模塊；
[0029]所述的模糊區脈沖模塊，首先對輸入的兩路同步信號分別進行濾波、電壓變換和模擬信號處理，將輸入的兩路同步信號轉換為兩路同步數字信號；然后對兩路同步數字信號實現信號電平標準轉換，以產生足夠的電壓以驅動后級電路；再將經電平標準轉換的兩路同步數字信號進行精細延時，并對經精細延時后的兩路同步數字信號進行相位同步檢測，最終輸出兩路同步數字信號的模糊區脈沖，并將兩路同步數字信號的模糊區脈沖分別輸送至相位差產生模塊和相位同步檢測模塊。
[0030]所述的模糊區脈沖模塊包括依次連接的模數轉換模塊、信號電平標準轉換模塊、精細時延模塊、模糊區脈沖產生模塊和FPGA模塊；
[0031]模數轉換模塊可采用MC10116芯片，能夠對輸入的兩路同步信號分別進行濾波、電壓變換和模擬信號處理，將輸入的兩路同步信號轉換為兩路同步數字信號；
[0032]信號電平標準轉換模塊可采用MC10125芯片，用于實現信號電平標準轉換，以產生足夠的電壓驅動后級電路。
[0033]精細時延模塊用于對兩路同步數字信號進行精細延，精細時延模塊可采用FPGA模塊內部的固定延遲單元。
[0034]模糊區脈沖產生模塊可采用74LS00與門芯片，用于產生兩路同步數字信號的模糊區脈沖，模糊區脈沖的個數或寬度表示兩路同步數字信號的同步程度。產生的模糊區脈沖被送入相位差產生模塊和相位同步檢測模塊，經相位差產生模塊和相位同步檢測模塊處理后最終送入相位同步輸出模塊，用于控制兩路同步數字信號的相位差輸出。
[0035]模糊區脈沖產生模塊可利用FPGA模塊內部與門芯片。
[0036]FPGA模塊用于實現邏輯功能，屬于FPGA利用的公知技術，在此不再贅述。
[0037]兩路同步信號經模數轉換模塊和信號電平標準轉換模塊分別進行模數轉換和信號電平標準轉換處理后，成為兩路同步數字信號；兩路同步數字信號分別經精細時延模塊進行精細延遲，且每一路同步數字信號進行精細延遲后均與該路同步數字信號進行與邏輯分析，產生該路同步數字信號的相位同步脈沖信號；兩路并行的相位同步脈沖信號再經與邏輯分析，最終獲得兩路同步數字信號的模糊區脈