電荷泵電路和鎖相環電路的制作方法
【技術領域】
[0001 ] 本公開在此主要涉及一種電荷栗電路和一種鎖相環電路。
【背景技術】
[0002]電荷栗電路已經被熟知用于PLL (鎖相環)電路中，PLL電路通過使輸入時鐘頻率乘以一特定比率而生成高時鐘頻率信號(例如，見專利文件I)。
[0003]圖1為說明在專利文件I中公開的電荷栗電路的配置圖。電荷栗電路I包括與電位VDD相連接的恒定電流源11和與電位VSS相連接的恒定電流源12。當pMOS晶體管MPl導通時，電荷栗電路I從恒定電流源Il經由節點2釋放電流給下一級的環路濾波器，且當nMOS晶體管麗I導通時，電荷栗電路I從下一級的環路濾波器經由節點2引入電流到恒定電流源12。另外，電荷栗電路I包括:與pMOS晶體管MPl的動作反向地進行動作的pMOS晶體管MP2 ;以及與nMOS晶體管麗I的動作反向地進行動作的nMOS晶體管麗2。
[0004]當pMOS晶體管MPl和MP2之一導通時，如果節點NI的電位波動，則在恒定電流源Il的恒定電流中會產生誤差。同樣地，當nMOS晶體管麗I和麗2之一導通時，如果節點N2的電位波動，則在恒定電流源12的恒定電流中會產生誤差。為了減小這些誤差，電荷栗電路I通過放大器4使節點2的電壓和節點3的電壓彼此相等，以使節點NI總有恒定電位且使節點N2總有恒定電位。
[0005][現有技術文件]
[0006][專利文件]
[0007][專利文件I]公開號為2011-130518的日本早期公開專利
[0008]然而，在常規的技術中，為了使節點2的電壓和節點3的電壓彼此相等，放大器4的輸出作為反饋與其輸入連接。因此，由于放大器4的偏差和延遲跟隨性，存在在節點2和節點3之間產生電位差的情況。
[0009]因此，當pMOS晶體管MPl和MP2中的一個導通而另一個關斷時，如果節點NI的電位由于節點2和節點3之間的電位差而波動，則恒定電流源Il的兩個端子之間的電壓持續波動，并因此，在恒定電流源Il的恒定電流中產生的誤差可能不會充分地減小。
[0010]同樣的，當nMOS晶體管麗I和麗2中的一個導通而另一個關斷時，如果節點N2的電位由于節點2和節點3之間的電位差而波動，則恒定電流源12的兩個端子之間的電壓持續波動，并因此，在恒定電流源12的恒定電流中產生的誤差可能不會充分地減小。
[0011]因此，本發明的目的是提供在晶體管的動作是反向的時能夠抑制恒定電流電路的兩個端子之間的電壓波動的電荷栗電路和PLL電路。
【發明內容】
[0012]根據本發明的至少一個實施例，一種電荷栗電路包括:恒定電流電路，其被配置為具有與電源節點相連接的一個端子；第一節點，其被配置為輸入或輸出電流；第二節點，其被配置為與所述第一節點的電位差被設定為小于或等于預定值；第一晶體管，其被配置為具有與所述第一節點相連接的一個端子；第二晶體管，其被配置為具有與所述第二節點相連接的一個端子，且被配置為與所述第一晶體管的動作反向地進行動作；以及第三晶體管，其被配置為連接在連接節點和所述恒定電流電路的另一個端子之間，所述第一晶體管的另一個端子和所述第二晶體管的另一個端子連接至所述連接節點，其中，所述第三晶體管具有與恒定電壓源相連接的柵極，且起到恒定電流源的作用。
[0013]根據本發明的至少一個實施例，即使連接節點的電位波動，但因為恒定電流電路的另一端子的電壓是穩定的，所以在晶體管的動作是反向的時能夠抑制恒定電流電路的兩個端子之間的電壓波動。
【附圖說明】
[0014]圖1為示出專利文件I中公開的電荷栗電路的配置圖；
[0015]圖2為示出依據實施例的電荷栗電路的例子的配置圖；
[0016]圖3為示出在MOS (金屬氧化物半導體)晶體管中漏極和源極之間的電壓Vds和漏極電流Id之間的關系的例子的圖；
[0017]圖4為示出依據實施例的電荷栗電路的例子的一部分的配置圖；
[0018]圖5為示出依據實施例的電荷栗電路的例子的一部分的配置圖；
[0019]圖6為示出依據實施例的PLL電路的例子的配置圖；
[0020]圖7為示出在依據實施例的PLL電路中設置的壓控振蕩器中作為輸入接收的輸出電壓Vout和待輸出的輸出頻率信號fout之間的關系的例子的圖；
[0021]圖8為示出依據實施例，由于PLL電路被起動而在PLL電路中設置的壓控振蕩器中作為輸入接收的輸出電壓Vout的時間波形的例子的圖；以及
[0022]圖9為示出依據實施例的電荷栗電路的動作的例子的脈沖波形圖。
【具體實施方式】
[0023]圖2為示出電荷栗電路(下文中被稱為CP電路)10的例子的配置圖。CP電路10是如下電路的一個例子:當晶體管S31導通時，該電路從晶體管M31經由節點A釋放電流至在下一級的環路濾波器；且當晶體管S32導通時，該電路從在下一級的環路濾波器經由節點A引入電流到晶體管M33。
[0024]CP電路10包括晶體管M31、節點A、節點B、晶體管S31、晶體管S31b和晶體管M32。
[0025]晶體管M31是具有與電源節點50相連接的一個端子的恒定電流電路的一個例子。例如，晶體管M31是作為恒定電流源進行動作的P溝道MOS晶體管，且使其源極與電源節點50連接，使其柵極與恒定電壓源60連接。
[0026]電源節點50是輸出直流電源電壓VCC的電源節點的一個例子，且是一個取實際恒定電位的高電源電位部。恒定電壓源60是輸出比電源電壓VCC的電壓低的恒定電壓VGl的恒定電壓源的一個例子。
[0027]節點A是輸入或輸出電流的第一節點的例子，且節點B是與第一節點的電位差被設定為小于或等于預定值的第二節點的例子。例如，在圖2的情況中，通過晶體管MC1、MC2和MD，節點B與節點A的電位差被設定為小于或等于預定值(具體地，O或O附近的一個值)。并不限于晶體管MCl、MC2和MD使節點A和節點B之間的電位差被設定為預定值以下，而是也可以通過另外的配置來實現。晶體管MC1、MC2和MD稍后將被描述。
[0028]晶體管S31是具有與第一節點相連接的一個端子的第一晶體管的例子。例如，晶體管S31是作為開關進行動作的P溝道MOS晶體管，且使其漏極與節點A相連接。
[0029]晶體管S31b具有與第二節點連接的一個端子，且是與第一晶體管的動作反向地進行動作的第二晶體管的例子。例如，晶體管S31b是作為開關進行動作的P溝道MOS晶體管，且使其漏極與節點B連接。當晶體管S31從關斷切換為導通時，晶體管S31b從導通切換為關斷，且當晶體管S31從導通切換到關斷時，晶體管S31b從關斷切換到導通。
[0030]晶體管M32是連接在連接節點和恒定電流電路的另一個端子之間的第三晶體管的例子，第一晶體管的另一個端子和第二晶體管的另一個端子連接至該連接節點。例如，晶體管M32連接在連接節點C和晶體管M31的漏極之間，并且是作為恒定電流源進行動作的P溝道MOS晶體管。例如，晶體管M32使其源極與晶體管M31的漏極相連接，且使其柵極與恒定電壓源61相連接。
[0031]連接節點C是晶體管S31的源極和晶體管S31b的源極所連接至的連接節點的例子。恒定電壓源61是不同于恒定電壓源60的恒定電壓源的一個例子，并且例如輸出比恒定電壓VGl小的恒定電壓VGlc (VGl > VGlc)。
[0032]晶體管M32使其柵極與恒定電壓源61相連接，且起到恒定電流源的作用。因此，如果晶體管M32的漏極和源極之間的電壓Vds由于與晶體管M32的漏極連接的連接節點C的電位的波動而波動，則晶體管M32的柵極和源極之間的電壓Vgs實際上保持恒定。這是因為晶體管M32在飽和區S2(見圖3)內動作以起到恒定電流源的作用，以使恒定漏極電流Id流出，因此，即使電壓Vds波動，晶體管M32的柵極和源極之間的電壓Vgs也與晶體管M32的恒定閾值電壓Vth相等。
[0033]注意，圖3是示出當電壓Vgs具有預定恒定值(彡閾值電壓Vth)時電壓Vds和漏極電流Id之間的關系的例子的圖。對于電壓Vgs的值通過Vds = Vgs-Vth，線性區SI與飽和區S2分開，在線性區SI當電壓Vds增加時漏極電流Id也增加，在飽和區S2中當電壓Vds增加時漏極電流Id實際上是恒定的。
[0034]因此，如圖4所示，即使晶體管M32的漏極(連接節點C)的電位波動，晶體管M31的漏極電壓也具有恒定電壓值(VGlc+Vth)。因此，施加在晶體管M31的兩個端子之間或者漏極和源極之間的電壓Vdsl是恒定電壓值(VCC-(VGlc+Vth))。
[0035]S卩，在圖2中，當晶體管S31和S31b中的一個導通而另一個關斷時，即使連接節點C的電位波動，CP電路10也能夠抑制晶體管M31的兩個端子之間的電壓Vdsl的波動。因此，例如，當晶體管S31和S31b中的一個導通而另一個關斷時，CP電路10能夠防止流入晶體管M31的恒定電流由于晶體管M31的兩個端子之間的電壓Vdsl的波動而波動，且能夠充分地減小在流入晶體管M31的恒定電流中產生的誤差。
[0036]另外，在圖2中，CP電路10包括晶體管M33、晶體管S32、晶體管S32b