時脈資料回復電路與方法以及等化訊號分析電路與方法
【技術領域】
[0001] 本發明關于時脈資料回復（clock data recovery, CDR)電路與方法以及等化訊號 分析電路與方法，尤其關于基于輸入訊號的振幅極大值，來完成時脈資料回復以及分析訊 號等化器的等化訊號的電路與方法。
【背景技術】
[0002] 請參閱圖IA及圖1B，其是習知利用時脈elk取樣輸入訊號Din的波形示意圖。圖 IA及圖IB中時脈elk對輸入訊號Din的每筆輸入資料產生2個取樣結果，理想的情況是，時 脈elk的上升緣（rising edge)取樣在輸入訊號Din的每一個單元間隔（unit interval,UI) (每一單元間隔對應一筆輸入資料）的中間位置，而下降緣（falling edge)則取樣在單元 間隔的邊緣位置，如此一來便可得到相對準確的取樣結果。傳統上會以亞力山大相位偵測 器（Alexander phase detector)來判斷時脈elk相較于輸入訊號Din為領先或者落后。如 圖IA所示，時脈elk的其中一個上升緣取樣得到資料D〈n>，η為正整數，但是其緊鄰的下降 緣卻未取樣在單元間隔的邊緣，而是取樣在下一個單元間隔，因此亞力山大相位偵測器經 由邏輯判斷及低通濾波器取平均值后，可判斷出時脈elk落后（late)于輸入訊號D in，所以 必須提前時脈elk的相位；另一種情況，如圖IB所示，時脈elk的其中一個上升緣取樣得到 資料D〈n>，但是其緊鄰的下降緣卻未取樣在單元間隔的邊緣，而是取樣在同一個單元間隔， 此時亞力山大相位偵測器判斷出時脈elk領先（early)于輸入訊號D in，所以必須延遲時脈 elk的相位。請參閱圖2,其是習知輸入資料的眼圖（eye diagram)與時脈elk的關系圖。 經調整后，時脈elk與輸入訊號Din已達到理想的相位關系，也就是時脈elk的上升緣取樣 在輸入訊號D in的一個單元間隔的中心位置，而時脈elk的下降緣取樣在輸入訊號Din的一 個單元間隔的邊緣位置，理論上此時所取樣到的資料為相對準確的資料。然而，大多數的時 候，由于資料接收端受到干擾，導致取樣電路所看到的輸入訊號D in的波形并非對稱，也就 是每一單元間隔所對應的一筆輸入資料，其振幅的極大值并非落于所述單元間隔的中間位 置，導致時脈elk的上升緣并非取樣在輸入訊號D in的振幅極大處。舉例來說，如圖2所示， 每筆輸入資料的極大振幅落于所述單元間隔的偏右位置（如圖中的虛線框選所示），如此 一來即便時脈elk取樣在每個單元間隔的中間位置，但卻不是如理想中的取樣在輸入訊號 Din的振幅極大處，造成取樣正確率降低、位元錯誤率（bit error rate, BER)上升。
[0003] 請參閱圖3,其是習知判斷輸入訊號Din的振幅極大值位置的示意圖。在正規的取 樣位置（取樣值h ( τ ))的前后各距離時間Tb處再取樣一次，而分別得到取樣值h ( τ -Tb) 及h( τ +Tb)，Tb為連續兩個取樣點時間間隔的一半，藉由比較兩取樣值即可得知取樣時脈 與輸入訊號Din的對應關系。當h(T-Tb) =h(T+Tb)時，代表取樣時脈的取樣點對準輸入 訊號Din的振幅極大處；若h ( τ -Tb) >h ( τ +Tb)，代表取樣時脈落后，必須提前取樣時脈才能 取樣在輸入訊號Din的振幅極大處；若h ( τ -Tb) <h ( τ +Tb)，代表取樣時脈領先，必須延遲取 樣時脈才能取樣在輸入訊號Din的振幅極大處。此種架構每筆資料需要比較多的振幅資訊， 通常需要使用2位元（四個準位）以上，甚至一般應用常取到4位元以上，因而大幅增加電 路的面積及復雜度，使電路更加耗電。再者，當輸入訊號Din受到干擾而呈現非對稱的波形 時，此方法便無法找到振幅的極大處，最終也會導致位元錯誤率上升。
【發明內容】
[0004] 鑒于先前技術的不足，本發明的一目的在于提供一種時脈資料回復電路與方法以 及一種等化訊號分析電路與方法，以降低位元錯誤率以及提升等化器的功效。
[0005] 本發明公開了一種時脈資料回復電路，用來依據一參考時脈取樣一輸入訊號以產 生復數取樣結果，包含：一時脈產生電路，用來依據所述參考時脈產生一第一取樣時脈及一 第二取樣時脈，所述第一取樣時脈及所述第二取樣時脈的相位差大于零且小于所述輸入訊 號的一單兀間隔的二分之一，每一單兀間隔對應一輸入資料；一取樣電路，稱接所述時脈產 生電路及所述輸入訊號，用來依據所述第一取樣時脈及所述第二取樣時脈對所述輸入訊號 的連續單元間隔做取樣，每一單元間隔分別對應所述第一取樣時脈及所述第二取樣時脈產 生一第一取樣結果及一第二取樣結果；一比較電路，耦接所述取樣電路，用來比較所述第一 取樣結果及所述第二取樣結果以產生一比較結果；以及一判斷電路，耦接所述比較電路，用 來依據所述比較結果及所述輸入資料產生一調整訊號；其中，所述時脈產生電路依據所述 調整訊號調整所述第一取樣時脈及所述第二取樣時脈，使每一單元間隔的兩筆取樣結果的 至少其中之一實質上對應所述輸入訊號于所述單元間隔的振幅極大處。
[0006] 本發明另公開了一種時脈資料回復方法，用來依據一參考時脈取樣一輸入訊號以 產生復數取樣結果，包含：依據所述參考時脈產生一第一取樣時脈及一第二取樣時脈，所述 第一取樣時脈及所述第二取樣時脈的相位差大于零且小于所述輸入訊號的一單元間隔的 二分之一，每一單元間隔對應一輸入資料；依據所述第一取樣時脈及所述第二取樣時脈對 所述輸入訊號的連續單元間隔做取樣，每一單元間隔分別對應所述第一取樣時脈及所述第 二取樣時脈產生一第一取樣結果及一第二取樣結果；比較所述第一取樣結果及所述第二取 樣結果以產生一比較結果；依據所述比較結果及所述輸入資料產生一調整訊號；以及依據 所述調整訊號調整所述第一取樣時脈及所述第二取樣時脈，使每一單元間隔的兩筆取樣結 果的至少其中之一實質上對應所述輸入訊號于所述單元間隔的振幅極大處。
[0007] 本發明另公開了一種等化訊號分析電路，用來判斷一等化器所產生的一等化訊號 以產生一判斷結果，所述判斷結果反應所述等化器的等化程度，所述等化訊號分析電路包 含：一時脈產生電路，用來依據一參考時脈產生一第一取樣時脈及一第二取樣時脈，所述第 一取樣時脈及所述第二取樣時脈的相位差大于零且小于所述等化訊號的一單元間隔的二 分之一，每一單元間隔對應一輸入資料；一取樣電路，耦接所述時脈產生電路及所述等化訊 號，用來依據所述第一取樣時脈及所述第二取樣時脈對所述等化訊號的連續單元間隔做取 樣，每一單元間隔分別對應所述第一取樣時脈及所述第二取樣時脈產生一第一取樣結果及 一第二取樣結果；一比較電路，耦接所述取樣電路，用來比較所述第一取樣結果及所述第二 取樣結果以產生一比較結果；以及一判斷電路，耦接所述比較電路，用來依據所述比較結果 及所述輸入資料產生所述判斷結果。
[0008] 本發明另公開了一種等化訊號分析方法，用來判斷一等化器所產生的一等化訊號 以產生一判斷結果，所述判斷結果反應所述等化器的等化程度，所述等化訊號分析電路包 含：依據一參考時脈產生一第一取樣時脈及一第二取樣時脈，所述第一取樣時脈及所述第 二取樣時脈的相位差大于零且小于所述等化訊號的一單元間隔的二分之一，每一單元間隔 對應一輸入資料；依據所述第一取樣時脈及所述第二取樣時脈對所述等化訊號的連續單元 間隔做取樣，每一單元間隔分別對應所述第一取樣時脈及所述第二取樣時脈產生一第一取 樣結果及一第二取樣結果；比較所述第一取樣結果及所述第二取樣結果以產生一比較結 果；以及依據所述比較結果及所述輸入資料產生所述判斷結果。
[0009] 本發明的時脈資料回復電路與方法能夠基于輸入訊號Din的極大振幅來取樣，以 降低位元錯誤率。相較于習知技術，本發明的時脈資料回復電路與方法動態調整取樣的位 置，藉由取樣在輸入訊號D in的振幅極大處，以得到較高的取樣準確度，進而降低位元錯誤 率。另一方面，本發明的等化訊號分析電路與方法能夠分析經等化處理后的訊號是否有等 化過度（over-equalized)或等化不足（under-equalized)的情形，進而產生分析結果供等 化器據以調整增益。
[0010] 有關本發明的特征、實作與功效，茲配合圖式作優選實施例詳細說明如下。
【附圖說明】
[0011] 圖IA及圖IB為習知利用時脈elk取樣輸入訊號Din的波形示意圖；
[0012] 圖2為習知輸入資料的眼圖與時脈elk的關系圖；
[0013] 圖3為習知判斷輸入訊號Din的振幅極大值位置的示意圖；
[0014] 圖4為本發明時脈資料回復電路的一實施例的功能方塊圖；
[0015] 圖5為本發明時脈產生電路的一實施例的電路圖；
[0016] 圖6為取樣時脈clka、取樣時脈clkb與輸入訊號Din的關系圖；
[0017] 圖7為本發明取樣電路的一實施例的電路圖；
[0018] 圖8為本發明時脈資料回復電路的另一實施例的功能方塊圖；
[0019] 圖9A及圖9B為本發明輸入訊號Din與取樣結果E〈n>及D〈n>的關系圖；
[0020] 圖10為本發明的時脈資料回復方法的一實施例的流程圖；
[0021] 圖11為輸入訊號Din于連續三個單元間隔的準位