數字-模擬轉換器以及數字-模擬轉換裝置的制造方法
【技術領域】
[0001] 本發明涉及一種將數字輸入信號轉換為模擬輸出信號的數字-模擬轉換器以及 在進行Delta-Sigma(A Σ)調制后進行數字-模擬轉換的數字-模擬轉換裝置。
【背景技術】
[0002] 圖1表示開關電容濾波器（SCF)型的基于Δ Σ調制方式的數字-模擬轉換裝 置（以下也稱為SCF型Δ XDAC。）。如圖1所示，SCF型Δ XDAC 100具備：Δ Σ調制器 101，其對輸入的數字數據進行Δ Σ調制；DWA(Data-Weighted-Averag ing :數據加權平 均）處理部102,其將從Δ Σ調制器101輸出的PDM(脈沖密度調制）信號轉換為溫度計碼 (thermometer code)，并且將該溫度計碼輪流輸出；以及SCF 103,其被輸入從DWA處理部 102輸出的數字數據。SCF型Δ XDACIOO是將被輸入的數字數據轉換為模擬數據并輸出的 設備。
[0003] 對于面向高端用途的音頻用Δ XDAC，特別要求高SN比，為此需要抑制Δ Σ調制 器101中的系統噪聲以及SCF 103中的kT/C噪聲（開關熱噪聲）等。在Δ Σ調制器101 中，通過其噪聲整形（noise shaping)特性能夠使低頻的噪聲向高頻的噪聲偏移，因此能夠 減少頻帶內的噪聲量。
[0004] Λ Σ調制器101的SN比由次數L、過采樣率（OSR)M以及輸出比特數B決定。式 (1)表示該SN比的計算式。
[0005] [數 1]
[0006；
[0007] 為了實現Δ Σ調制器101的高性能化，能夠通過特別地增大OSR來大幅地提高SN 比。在專利文獻1中公開了使用高OSR的Δ XDAC。在圖2中表示三階Δ Σ調制器的噪聲 整形特性以及使OSR加倍時的噪聲整形特性。如圖2所示，通過使OSR加倍，能夠抑制頻帶 內（fb = 20kHz內）的噪聲量。
[0008] 此外，例如在專利文獻2中公開了具備開關電容電路的Δ Σ調制器。另外，在專 利文獻3中公開了具備Δ Σ調制器的Δ Σ型D/A轉換器。
[0009] 專利文獻1 :日本特表2006-524362號公報
[0010] 專利文獻2 :日本特開2006-211045號公報
[0011] 專利文獻3 :日本特開2008-35038號公報
[0012] 專利文獻4 :日本特開2012-015615號公報
【發明內容】
[0013] 發明要解決的問題
[0014] 然而，由于使OSR增大而模擬部的消耗電流增大。在DAC的SCF中，使用相對于采 樣頻率（fs)而言過采樣的時鐘（Fs = OSR · fs)來使SCF進行動作，因此提高OSR而模擬 時鐘速率（analog clock rate)增大。因此，需要使在SCF中使用的運算放大器的頻帶擴 展。伴隨著運算放大器的寬頻帶化，運算放大器的轉換速率（dV/dt)上升，調節時間縮短， 因此結果導致消耗電流增大。式（2)表示轉換速率與消耗電流之間的關系式。
[0015] [數 2]
[0016]
[0017] 如式（2)所示，用轉換速率與負載電容之積表示消耗電流。在SCF中使用的一般 的運算放大器為二階放大器等結構，因此負載是固定的，消耗電流與轉換速率成比例。也就 是說，由于提高A Σ調制器的OSR而使數字數據高速化，從而模擬速率也提高，其結果，模 擬部的消耗電流增大。
[0018] 本發明將數字數據進行二分割并對各自的數據速率進行下采樣（down sampling)，與兩個數據通路對應地具備兩個模擬分段并使兩個模擬分段進行時間交 叉（time-inter-leaved)動作，由此能夠使模擬部的各速率相對于原始的過采樣的速率 (0SR · fs)減半（0SR · fs/2)。
[0019] 在此，時間交叉是如專利文獻4所公開的那樣主要在模擬-數字轉換裝置等中使 用的技術，但是對將時間交叉應用于數字-模擬轉換裝置的結構沒有任何公開。
[0020] 本發明是鑒于這樣的問題而完成的，其目的在于提供一種對于△ Σ的高OSR化能 夠使模擬部的消耗電流比以往低的SCF型△ Σ數字-模擬轉換裝置。
[0021] 用于解決問題的方案
[0022] 本發明的第一發明所記載的數字-模擬轉換器的特征在于，具備：第一模擬分段 部，其包括第一采樣開關組和第一采樣電容組，上述第一采樣電容組的多個電容元件在采 樣階段與第一數字信號的信號水平相應地被充電；第二模擬分段部，其包括第二采樣開關 組和第二采樣電容組，上述第二采樣電容組的多個電容元件在采樣階段與第二數字信號的 信號水平相應地被充電；以及運算部，其包括運算放大器和積分電容，在積分階段，該運算 部根據上述第一采樣電容組的各電容元件的充電電壓或者上述第二采樣電容組的各電容 元件的充電電壓來輸出模擬信號，其中，在上述第一模擬分段部和上述第二模擬分段部中， 在一方的模擬分段部為上述采樣階段時，另一方的模擬分段部為上述積分階段。
[0023] 本發明的第二發明所記載的數字-模擬轉換器為本發明的第一發明所記載的數 字-模擬轉換器，其特征在于，上述第一采樣開關組在上述采樣階段被切換為將上述第一 模擬分段部與輸入上述第一數字信號的輸入端子及基準電壓連接，在上述積分階段被切換 為將上述第一模擬分段部與上述運算部連接，上述第二采樣開關組在上述采樣階段被切換 為將上述第二模擬分段部與輸入上述第二數字信號的輸入端子及基準電壓連接，在上述積 分階段被切換為將上述第二模擬分段部與上述運算部連接。
[0024] 本發明的第三發明所記載的數字-模擬轉換裝置的特征在于，具備：Δ_Σ調制 器；數據加權平均處理部，其與上述Δ-Σ調制器電連接；以及第一發明或第二發明所記載 的數字-模擬轉換器，其與上述數據加權平均處理部電連接。
[0025] 本發明的第四發明所記載的數字-模擬轉換裝置的特征在于，具備：Δ_Σ調制 器；2抽頭數字有限脈沖響應濾波器，其與上述Δ-Σ調制器電連接；數據加權平均處理部， 其與上述2抽頭數字有限脈沖響應濾波器電連接；以及第一發明或第二發明所記載的數 字-模擬轉換器，其與上述數據加權平均處理部電連接。
[0026] 本發明的第五發明所記載的數字-模擬轉換裝置的特征在于，具備：Δ-Σ調制 器；數據加權平均處理部，其與上述Δ-Σ調制器電連接；2抽頭模擬有限脈沖響應濾波器， 其與上述數據加權平均處理部電連接；以及第一發明或第二發明所記載的數字-模擬轉換 器，其與上述2抽頭模擬有限脈沖響應濾波器電連接。
[0027] 本發明的第六發明所記載的數字-模擬轉換器的特征在于，具備：三個以上的模 擬分段部，各模擬分段部包括采樣開關組和采樣電容組，在采樣階段，模擬分段部與輸入數 字信號的輸入端子及基準電壓連接，上述采樣電容組的多個電容元件與輸入的上述數字信 號的信號水平相應地被充電；以及運算部，其包括運算放大器和積分電容，在積分階段，該 運算部與三個以上的上述模擬分段部中的某一個上述模擬分段部連接，根據所連接的該模 擬分段部的上述采樣電容組的各電容元件的充電電壓來輸出模擬信號，其中，上述三個以 上的模擬分段部被分別依次輸入上述數字信號，在上述三個以上的模擬分段部中，在第一 模擬分段部為采樣階段時，第二模擬分段部為積分階段，其它的模擬分段部為不與上述基 準電壓、上述輸入端子以及上述運算部連接的空閑階段。
[0028] 本發明的第七發明所記載的數字-模擬轉換器為本發明的第六發明所記載的數 字-模擬轉換器，