利用信號注入校準交替adc失配的制作方法
【專利說明】利用信號注入校準交替ADC失配
[0001]相關申請的交叉引用
[0002]本申請在35 U.S.C.§ 119(e)下要求遞交于2012年5月18日的美國臨時專利申請N0.61/648，925的權益，其全部內容通過引用合并于此。
【背景技術】
[0003]在交替模擬-數字轉換器(ADC)中，模擬輸入應用于與多個交替信道的輸入連接的共同節點。信道以交替方式工作，例如使用兩個以上的時鐘來控制每個信道對輸入進行采樣的時序，使得每個信道與其他信道并行地工作，但是在輸入的不同時間樣本上。然后，將信道的輸出組合以生成數字輸出，該數字輸出是ADC的總輸出。信道之間的失配導致總輸出的誤差。
[0004]失配可以分類為增益失配、時序失配、帶寬失配或偏移失配。本發明涉及用于校準前三種失配的方法和裝置。存在用于處置偏移失配的技術，其不是特別地通過本發明來解決的。增益失配是指從特定信道的輸入到該信道的輸出輸入所體驗的增益之間的差異。時序失配是指偏離于信道的預期采樣瞬時。例如，如果輸入是正弦波，則時序失配導致信道的采樣電路看到與信道應當看到的不同的正弦波的部分。這主要是相位偏移。因此，在本申請中術語時序失配和相位失配可互換使用。
[0005]帶寬失配具有增益失配和時序失配這兩個方面。帶寬是RC電路的參數，通常是在3dB點處測量的。因為交替ADC的每個信道中的采樣電路具有開關電容、外部電阻和采樣電容，所以每個信道可視為RC電路(其中RC是采樣網絡的電阻乘以電容)，其受帶寬影響。帶寬失配的增益部分源自于衰減受帶寬影響(衰減隨著輸入信號的頻率而增加)的事實。衰減直接導致振幅變化，因此導致增益變化。帶寬失配的時序部分源自于信道的RC時間常數的變化導致時序誤差(例如，在錯誤瞬時采樣或者在錯誤瞬時輸出)這一事實。
【發明內容】
[0006]提供了基于相關的新技術來校準交替ADC中的時序失配、增益失配和帶寬失配。信道之間的失配會導致失真和性能降級。技術采用了注入與ADC的采樣網絡的額輸入不相關的隨機或偽隨機信號(稱為抖動)。隨機信號可以注入到交替信道的輸入處的共同節點以便在輸入采樣電容上采樣。隨機信號可以是具有脈沖波形(例如，方波或正弦波)的任何周期性信號。當注入了脈沖的振幅(峰值)時，能夠對增益失配和帶寬失配的振幅部分進行校準。當注入了脈沖的上升沿或下降沿時，能夠對時序失配和帶寬失配的相位/時序部分進行校準。然后，在每個相應信道的輸出處對注入的抖動進行數字測量以利用最小二乘(LMS)算法(或任何其他相關算法)來估計信道的增益。數字增益估計(稱為增益系數GC)表示輸入網絡的時序、增益和/或帶寬的效果，并且可用作信道失配的度量。利用該估計，能夠在數字域中采用校正，或者能夠將誤差反饋給模擬域以便校正失配誤差。
[0007]數字域中的校正涉及到基于針對失配的信道計算出的GC值來調節失配的信道的數字輸出。例如，當第一信道和第二信道的GC不同時，能夠對一個信道，例如第二信道的輸出進行數字調節，直到兩個信道的GC值之間的差值最小化為止。
[0008]模擬域中的校正涉及到調節模擬分量(例如，每個信道內的模擬分量的電阻和電容)，直到信道的GC值近似相同。
[0009]對GC值的差值進行校正使得能夠對增益失配、時序失配和帶寬失配進行校正(校準)。
【附圖說明】
[0010]圖1示出了常規的交替ADC的框圖。
[0011]圖2示出了根據本發明的示例性的抖動信號的單脈沖。
[0012]圖3A示出了失配信道相對于示例性的抖動信號的采樣瞬時。
[0013]圖3B示出了失配信道相對于示例性的抖動信號的采樣瞬時。
[0014]圖4示出了根據本發明的用于校準時序、增益和帶寬失配的示例性的系統。
[0015]圖5示出了根據本發明的用于校準時序、增益和帶寬失配的示例性方法。
【具體實施方式】
[0016]在美國專利申請N0.13/596, 626中描述了用于校準本發明所解決的三種類型的失配的可替代方法，其中抖動注入到在交替ADC的特定信道中與(DAC組件和/或閃存組件的)輸入采樣電容并聯的電容器上。針對該信道，利用ADC的總輸出對抖動進行數字測量，從而利用LMS算法估計該信道的增益系數。這涉及到計算GC值，GC值代表了在前一采樣循環中注入的抖動與由于存儲在采樣電容器上的殘留電荷在后一循環匯總疊加到輸入信號的值上而在后一采樣循環中反沖到輸入中的抖動的部分之間的相關。類似于根據本發明的示例性實施方案計算的GC值，利用反沖效應計算的GC值能夠用作信道失配的度量。對于待校準的每個信道，重復注入和GC計算，然后將計算的GC值相互比較以基于GC值之間的差值來進行數字或模擬校正。
[0017]在美國專利申請N0.13/596，626中的校準方法依賴于將并聯的電容器預充電到規定的抖動值，然后測量該之前存在的電荷消耗了多少。然而，該方法具有明顯的缺陷，因為如果采樣持續時間過長，則并聯電容器上的電荷將下降至零，使得不會有電壓增益，因此在輸出處不能檢測到來自于注入的抖動的增益。該問題可通過使用高振幅抖動來規避，使得在并聯電容器上仍存在一些殘留電荷，該電荷歸因于抖動。
[0018]為避免使用高振幅抖動，本發明的示例性實施方案涉及將抖動(例如，電荷或電壓)直接注入到每個信道中的采樣電容中，抖動呈施加到ADC的模擬輸入信號的脈沖信號的形式。脈沖信號可以是任何具有脈沖波形的周期性信號。在下面論述的示例性實施方案中，脈沖信號是電壓信號。然而，同樣可以使用電流信號作為脈沖信號。如果抖動施加到所有信道的共同的輸入點，則抖動將疊加到模擬輸入上，每個信道將對抖動和輸入進行采樣。諸如LMS算法的相關算法隨后可以應用于每個信道的輸出以計算該信道的GC值。可以將每個信道的GC值進行比較，并且可以相應地利用模擬或數字技術來調節信道，直到所有信道的GC值近似相同，在該點，信道被視為充分匹配。
[0019]圖1示出了常規的交替ADC的框圖。三個信道100/110/120與輸入Vin并聯連接。為示例的目的，每個信道顯示為具有單級。然而，將理解的是，可以多級像管路一樣連接來形成信道。然而，像管路一樣連接是任選的。為示例的目的，僅示出了前兩個信道和最后(第N個)信道。然而，交替ADC可以具有任意數量的信道。第一信道100可包括ADC10 (也稱為“快閃”)以及倍增數字-模擬轉換器(MDAC) 50。MDAC 50包括數字-模擬轉換器(DAC) 20和放大器30。Vin輸入到ADC 10以生成DAC 20的數字輸入，DAC 20又將ADC10的數字輸出轉換回模擬信號。DAC 20的模擬輸出隨后從Vin中減去，結果輸入到放大器30以生成模擬輸出電壓V01，如果信道是像管路一樣連接的信道，則該模擬輸出電壓能夠用作下一級的輸入。信道100/110/120可以包括類似的組件，如同信道100 —樣，信道110和120也可以像管路一樣連接。每個信道100/110/120受相應的時鐘輸入(時鐘1、時鐘2和時鐘3)控制以按與ADC的其他信道交替的方式工作。
[0020]時鐘輸入的時序配置可以變化。例如，時鐘I和時鐘2可以是相偏移的，然后，信道110后的下一信道(未顯示)可以連接到與時鐘I同相的時鐘，使得時鐘的相位以連續方式交替。在另一實施方案中，每個時鐘可以在不同相位上工作。例如，如下面要說明的，時鐘可以具有等距間隔的不同相位。其他配置也是可能的。
[0021]在所提出的技術中，抖動信號注入到輸入網絡且在ADC的數字輸出中被檢測。抖動信號經由信道會合的共同點(例如，圖1中的節點55)注入到每個信道中，在圖1中的節點55施加了輸入Vin。以此方式，抖動信號在每個信道的輸入處施加到快閃組件。因此，在信道的相應采樣瞬時，通過每個信道對抖動信號以及輸入進行采樣。
[0022]抖動能夠作為隨機平坦脈沖(例如，方形脈沖)或任何其他脈沖波形來注入。抖動的振幅能夠隨機地變化(例如，在+1伏和_1伏之間，或者在+2伏、+1伏、-1伏和-2伏之間)。改變振幅不僅影響振幅，而且