具有轉換速率控制的縮放運算放大器的制造方法
【專利說明】
[0001] 相關申請的交叉引用
[0002] 本專利基于35U.S. C § 119(e)要求2013年1月15日提交的、名稱為"Telescopic Op-amp with Slew rate Control"的美國臨時申請No. 61/752538的權益，其全文通過引用 的方式并入本文。
技術領域
[0003] 本申請涉及EA調制器（sigmadeltamodulator)和在這些調制器內使用的部 件。
【背景技術】
[0004] 數字麥克風需要將來自膜（membrane)(例如，MEMS設備）的模擬輸入轉換為數字 比特流，這里幾乎在所有情況下選擇的轉換器都是EA轉換器。對用于移動通信和聽覺 儀器的數字麥克風的限制在信噪比（SNR)、功耗、電壓供給水平和電源抑制（PSR)方面很苛 刻。
[0005] 采用非常高效的EA轉換器是有利的，該EA轉換器噪聲極低，并且使用亞毫瓦 (sub milliwatt)功率，并能在低電源電壓（例如約0.8V-1.5V)上運行。E A調制器中運 算放大器的獨特設計對整個E A調制器的性能（例如維持恰當的信噪比、功耗、THD以及 在極低的電源電壓下工作的能力）非常重要。這對于在這種設備的第一積分電路中使用的 運算放大器尤其如此。
[0006] 以前嘗試過設置具有這些屬性的運算放大器，差分系統及非差分系統，且具有在 積分電路中使用的不同類型的運算放大器。非差分系統對噪聲注入很敏感，且具有較差的 PSR，但能夠使電流高效，特別是當反相器型運算放大器用于積分電路時尤其如此。差分系 統更為穩健，但因運算放大器結構更復雜，通常消耗更多功率。但是在所有情況下，之前系 統提供的解決方案不太高效。
【附圖說明】
[0007] 為了更完整地理解本公開，應該參照以下的詳細描述和附圖，在附圖中：
[0008] 圖1包括根據本發明各實施方式的運算放大器（opamp)的電路圖。
[0009] 圖2包括根據本發明各實施方式的與圖1的所述運算放大器一起使用的電壓控制 器的電路圖。
[0010] 圖3包括例如在根據本發明各實施方式的EA調制器中使用的圖1的運算放大 器的積分電路的電路圖。
[0011] 圖4包括根據本發明各實施方式的共模反饋網絡的電路圖。
[0012] 本領域技術人員將理解的是，為了簡單和清楚而示出了附圖中的元件。將進一步 理解的是，某些動作和/或步驟可以被說明或描繪為以特定的順序發生，然而本領域技術 人員將理解，在實際中并不需要這種對于順序的具體性。還應當理解的是，本文所用的術語 和表達具有在關于他們相應各自的查詢和研究領域的術語和表達一致的通常含義，如果有 特定的含義，本文將進行另外說明。
【具體實施方式】
[0013] 在本文描述的方法中，所提供的積分電路運算放大器（opamp)是差分的，但同時 是高功效、低噪聲且能在低電源電壓（例如0.8V-1.5V)下工作的。將理解，通常來說，最 高效類型的運算放大器是單級AB類運算放大器，即它是單極的，對于給定帶寬和沉降時間 (settlingtime)電流消耗較小。此外，對于開關電路，例如在開關電容器電路中，AB類操 作確保不會發生會增加靜態電流需求的轉換。
[0014] 因為縮放運算放大器的單級特性及其差分設置，所以本文描述的方法使用縮放運 算放大器。這對沒有應用共發共基放大器晶體管（cascodetransistor)的差分對同樣成 立。縮放運算放大器因級聯晶體管（cascadetransistor)而具有較高的（30_40dB)開環 增益。這在運算放大器用作EA調制器中的積分器時尤其是優點。縮放放大器對于低電 壓操作不是顯而易見的選擇，但是本文描述的方法通過仔細控制DC偏壓，特別是控制獨立 于輸出偏壓的輸入偏壓而將其實現。這些原理也能用于簡單的差分對運算放大器，且具有 極大的好處。但是，對于縮放運算放大器，它們絕對是必須的。
[0015] 因此，運算放大器被設置為隨溫度和處理而工作，且能夠處理最大輸出電壓擺動。 這將確保運算放大器的最佳THD性能，該性能對EA調制器是實現大動態范圍（DNR)的關 鍵參數，例如運算放大器中的非線性會導致噪聲形量化噪聲的互調產物。這些互調產物將 在聲頻帶結束，并且由此增加噪聲且降低調制器的DNR。本文描述的縮放運算放大器，尤其 相較于通常用于差分實現方式的之前的折疊式共發共基放大器運算放大器，還是電流高效 的實現方式。
[0016] 為了加快轉換速率（slewrate)，將輸入信號（經由Cp、Cn)耦接到M8和M9的柵 極，允許其必要時傳輸更多電流（參見圖1)。通常，在這些晶體管（M8，M9)中的電流是固定 的，因此限制了轉換速率。當運算放大器用于EA調制器時，轉換速率限制成為問題。運 算放大器中的轉換速率限制會導致非線性沉降，這將具有和失真相同的效果，即增加音頻 帶噪聲并降低調制器的DNR。
[0017] 在其它方面中，當前方法使用圖3所示的雙采樣將差分運算放大器用于差分低電 壓EA轉換器。所述雙采樣由電容器CUC2及相連的開關實現。雙采樣有效地使輸入信 號加倍，并由此針對給定電流，將可實現的SNR增加約3dB。如果需要給定的SNR，這還能用 來降低電流消耗。結合了差分結構的雙采樣給出了盡可能好的SNR。
[0018] 在其它方面中，本方法將縮放運算放大器用于差分低電壓EA轉換器。本方法還 設置了DC輸入共模電壓（V(CMI))，以在工作的過程及溫度轉角處使運算放大器能夠在低 電壓下工作。在其它方面中，轉換速率加快的使用也是優選使用的。
[0019] 現在參照圖1，轉換速率加快電路包括多個開關102 (SI)、104 (S2)、106 (S3)和 108 (S4)。對于"轉換速率"，我們指的是輸出電壓能夠在給定時間內變化的速率（dV/dt)。 這里，由最大電流確定運算放大器能夠拉（source)或灌（sink)。仍然參照圖1，電路包括 第一晶體管IlO(Ml)、第二晶體管112 (M2)、第三晶體管114 (M3)、第四晶體管116 (M4)、第五 晶體管118 (M5)、第六晶體管120 (M6)、第七晶體管122 (M7)、第八晶體管124 (M8)和第九晶 體管 126(M9)。
[0020] 通過使晶體管112 (M2)、晶體管124 (M8)(以及晶體管114 (M3)、晶體管126 (M9)) 在推挽式設置（push-pullconfiguration)中工作來實現所述轉換速率加快，在推挽式 設置中，晶體管124(M8)柵極電壓由輸入（INP)調制，以便它能夠將比它另外能夠傳輸的 (當晶體管124 (M8))用作恒流源時）更多電流傳輸給輸出。電容器130 (CN)(以及電容器 132 (CP))能夠看作具有V(BP)-V(INP)的電壓的恒壓源。
[0021] 轉換速率加快還包括電容器128 (Cl)。Cl的目的是將電荷傳遞給電容器130 (CN) (以及電容器132(CP))以將V(BP2)(V(BP1))偏置為V(BP)。這通過由兩個不重疊時鐘W 和cp2給開關102 (SI)、開關104 (S2)計時來實現。這有效地使包括S1-S2和電容器128 (Cl) 的系統作為（開關電容（switchcap))電阻器來工作。
[0022] 轉換速率加快器如下工作。當開關102和開關106 (SI和S3)閉合時，這將電容器 128(C1)充電至V(BP)的電壓。當開關104和開關108(S2和S4)閉合時，這在電容器128、 電容器130和電容器132 (C1、CN和CP)之間傳遞電荷，以便隨時間流逝（許多時鐘周期）， 在V(BP)、V(BPl)和V(BP2)節點處的電壓在時鐘相位cpl將相同，其中在積分電路系統（參 見下面的圖3)中的V(INN)和V(INP)沉降（settle)為（等于）V(CMl)電壓。通過給這些 電容器充電，轉換速率增加，因為晶體管112(M2)和晶體管124(M8)(晶體管114(M3)和晶 體管126 (M9))在時鐘相位91在推挽式設置中工作，其中M8柵極電壓由輸入（INP)調制，以 便它能夠將比它另外能夠傳輸的（當M8用作恒流源時）更多電流傳輸給所述輸出。增加 轉換速率是有益的，因為它減少了沉降時間和所述積分電路系統的沉降誤差。轉換速率加 快尤其有益，因為它增大了轉換速率，而不增加在運算放大器中的整體功耗，而這本是獲得 類似的轉換速率所必需的。如上所述，開關102、開關104、開關106和開關108由2個不重 疊的時鐘91和cP2控制。
[0023] 如上所述，晶體管124和晶體管126 (M8和M9)由偏壓V(BPl)和V(BP2)控制，其 與晶體管110和晶體管112(M1和M2) -塊工作，作為差分推挽式階段的部分。V(BPl)在 輸入電壓V(INP)之后，但經由CP，電壓移位（VBP-V(INP))，因而是由V(INP)控制的AC方 式。在V(BPl)和V(BP2)處的穩態電壓通過如上所述的開關電容器一電阻器電路（開關 102-108、S1-S4、電容器 128 (Cl))由VBP設置。
[0024] 晶體管120和晶體管122 (M6和M7)由電壓V(CASP)控制。V(CASP)是恒定電壓， 其使得晶體管120和晶體管122 (M6和M7)針對M8和M9作為共發共基放大器工作。這些 晶體管的功能是增加運算放大器的開環增益。由輸入晶體管112和輸入晶體管114(M2和 M3)柵極-溝道跨導（gm)設置的運算放大器增益乘以輸出阻抗，并且由于級聯晶體管增加 了輸出阻抗，它還會有效地增加增益。需要運算放大器增益來使積分電路（參見下面的圖 3)沉降誤差小。
[0025] 晶體管116和晶體管118 (M4和M5)由電壓V (CASN)控制。V (CASN)能由圖2的電 路生成。這些晶體管的功能是作為晶體管112和晶體管114(M2和M3)的共發共基放大器 工作。晶體管116和晶體管118 (M4和M5)的功能和目的與晶體管120和晶體管122 (M6和 M7)相同，即實際實施所需的增加運算放大器開環增益。
[0026] 晶體管112和晶體管114 (M2和M3)由作為運算放大器的輸入的INP和INN控制。 晶體管112和晶體管114(M2和M3)的功能是實現運算放大器傳遞函數，該函數將在輸入 (INP和INN)處所見的差分輸入信號放大為運算放大器輸出（OUTP和OUTN)。由柵極一溝 道跨導（gm)放大的差分輸入信號乘以運算放大器輸出阻抗實現了運算放大器開環增益。
[0027] 晶體管IlO(Ml)由V(BN)控制。Ml的功能是提供電壓控制的電流源，其由共模反 饋電路控制。（下面的）圖4是這種電路的一個示例。共模反饋電路的目的是以輸出共模 電平為V(CMO)的方式來控制晶體管110 (Ml)，該輸出共模電平由我們與輸入共模電平獨立 地設置。通常，V(CMO)設置為電源電壓的一半，以便能夠獲得運算放大器的最大輸出擺動。
[0028] V(BN)兩端的電壓在應用中由V(CM