具有陷波器結構的高隔離度射頻開關的制作方法
【技術領域】
[0001]本發明涉及一種射頻開關，特別涉及一種具有陷波器結構的高隔離度射頻開關，它直接應用于微波IC中的各類射頻開關領域。
【背景技術】
[0002]射頻開關是用于控制射頻信號傳輸路徑的控制器件，是通信等電子系統實現高性能的關鍵部件，在蜂窩GSM、UMTS,電纜調制解調器、直播廣播系統、點對點和點對多點廣播系統等商業RF通信系統以及雷達、電子對抗等軍事領域中得到廣泛的運用，隨著信息傳輸復雜特性的增加，對射頻開關隔離度、工作帶寬、可集成化的要求也不斷提高。
[0003]傳統射頻開關如圖1所示，由于通常采用標準CMOS/BiCMOS工藝限制，使得射頻開關的參考地需要通過鍵合絲與地連接，由于鍵合絲寄生電感的影響，導致射頻開關的隔離度降低。射頻開關的參考地與地連接之間的寄生參數越小，對射頻開關性能的影響越小。在實際運用中，與地連接的鍵合絲引入的寄生電感Lla值一般為0.3?0.5nHo
[0004]隔離度作為射頻開關的關鍵性指標，直接決定了射頻開關性能和應用，為了得到更好的隔離度指標，GaAs/GaN等工藝引入了到地通孔來取代鍵合絲，取得了較好的效果。但由于GaAs/GaN工藝存在成本較高，控制電平高、集成度較低等不足，隨著信號處理系統越來越向低價、低壓、集成化發展，其應用受到很大限制。
[0005]而在標準工藝條件下，為了提高射頻開關的隔離度，一般采用增加射頻開關串并聯FET晶體管級數的方法，這種方法增加了射頻開關機構的復雜性，不僅會增大電路的版圖面積，而且由于增加了信號通路上串聯和并聯FET晶體管級數，導致插入損耗變大，工作帶寬變窄，輸入/輸出駐波系數變差等一系列問題。
【發明內容】
[0006]鑒于此，本發明提供一種具有陷波器結構的高隔離度射頻開關，通過利用晶體管關斷態寄生電容，使射頻開關單元與橋T型陷波器單元相結合，使射頻開關在選定頻段的隔離度得到提高。
[0007]為達到上述目的，本發明提供如下技術方案:一種具有陷波器結構的高隔離度射頻開關，包括單刀單擲射頻開關單元，所述單刀單擲射頻開關單元包括MOS管Mlb、MOS管M2b、M0S管M3b、M0S管M4b、M0S管M5b和分別與MOS管M 4)3的源極、MOS管M *的源極連接的鍵合絲寄生電感Llb，所述射頻開關還包括橋T型陷波單元，所述橋T型陷波單元包括鍵合絲寄生電感L2b、電感L3b、鍵合絲寄生電感L4b、電阻R7b、MOS管Mlb和MOS管M 2b在關斷態時源極與漏極之間形成的寄生電容和MOS管M4b在導通態時源極與漏極之間形成的寄生電阻；所述鍵合絲寄生電感L2b、電感L3b、鍵合絲寄生電感L4b依次連接后并聯于MOS管M 1)3的漏極與MOS管M2b的源極之間，鍵合絲寄生電感L 2)3與MOS管M lb的漏極連接，鍵合絲寄生電感L 4)3與MOS管M2b的源極連接，所述電阻R 7b串聯于MOS管M 4b的源極與鍵合絲寄生電感L lb之間，鍵合絲寄生電感Llb接地。
[0008]優選的，所述單刀單擲射頻開關單元還包括電阻Rlb、電阻R2b、電阻R3b、電阻R4b、電阻R5b、和電阻R6b，所述MOS管Mlb的漏極與信號輸入端V IN連接，MOS管M 1)3的源極與MOS管M2b的漏極連接，MOS管M 2)3的源極與MOS管M 3b的漏極連接，MOS管M 3b的源極與信號輸出端連接，所述MOS管Mlb的柵極經電阻R lb與第一控制端連接，MOS管M 2b的柵極經電阻R 2)3與第一控制端連接，MOS管M2b的柵極經電阻R 3b與第一控制端連接；所述MOS管M 4)3的漏極分別與MOS管Mlb的源極、MOS管M 2b的漏極連接，MOS管M 4b的柵極經電阻R 4)3與第二控制端連接；所述MOS管M5b的漏極分別與MOS管M 2)3的源極、MOS管M 3b的漏極連接，MOS管M 5b的柵極經電阻R5b與第二控制端連接，MOS管M5b的源極經鍵合絲寄生電感L lb接地；所述電阻Rfib并聯于MOS管M3b的源極與漏極之間。
[0009]由于采用了以上技術方案，本發明具有以下有益技術效果:
[0010]本發明在基本匹配式單刀單擲射頻開關單元的基礎上增加了電阻R7b、鍵合絲寄生電感L2b、鍵合絲寄生電感L4b和電感L 3bo在射頻開關為關斷態時，電感L2b、電感L4b和電感L3b相串聯形成的電感L 2b+3b+41^P MOS管M lb、M0S管M2b在關斷態時源漏極之間形成的寄生電容，與MOS管M4b在導通態時源漏極之間形成的寄生電阻和電阻R7b構成橋T型陷波器結構。通過調整橋T型陷波器電阻R7b和電感L 3b的值可以有針對性的決定所需抑制頻率，使用這種拓撲結構可以在選定頻段獲得比傳統射頻開關高10?15dB的隔離度。
[0011]由于本發明電路在射頻開關為導通態時，構成橋T型陷波器單元MOS管Mlb和MOS管M2b此時的寄生參數主要為源漏極之間的寄生電阻，且電阻值非常小，通過優化電感L 3b值，電感L2b+3b+4b支路阻抗值遠大于射頻開關信號通路，因此基本不會影響射頻開關插入損耗等電特性，避免了插入損耗、輸入IdB壓縮點、輸入電壓駐波系數、輸出電壓駐波系數惡化等問題。
【附圖說明】
[0012]為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步的詳細描述，其中:
[0013]圖1為傳統射頻開關電路圖；
[0014]圖2為本發明具有陷波器結構的高隔離度射頻開關電路圖。
[0015]圖3為本發明的橋T型陷波器單元。
[0016]圖4為本發明與傳統射頻開關插入損耗對比示意圖。
[0017]圖5為本發明與傳統射頻開關隔離度對比示意圖。
【具體實施方式】
[0018]以下將結合附圖，對本發明的優選實施例進行詳細的描述；應當理解，優選實施例僅為了說明本發明，而不是為了限制本發明的保護范圍。
[0019]本發明具體實施的具有陷波器結構的高隔離度射頻開關的電路圖如圖2所示。它包括一個基本匹配式單刀單擲射頻開關單元和一個橋T型陷波器單元。
[0020]所述單刀單擲射頻開關單元包括MOS管Mlb、MOS管M2b、MOS管M3b、MOS管M4b、MOS管M5b，電阻Rlb、電阻R2b、電阻R3b、電阻R4b、電阻R5b、電阻R6b和鍵合絲寄生電感L lb。其中，MOS管Mlb的漏極與信號輸入端V IN相連，MOS管M lb的源極分別與MOS管M 2)3的漏極、MOS管M4b的漏極相連，MOS管M 2b的源極分別與MOS管M 3b的漏極、MOS管M %的漏極、電阻R %的一端相連，連接點為D，MOS管M3b的源極分別與電阻R 6)3的另一端、信號輸出端V QUT連接，MOS管M4b的源極與電阻R 7b—端相連，電阻R 7b另一端分別與MOS管M 5b的源極、鍵合絲寄生電感Llb—端相連，連接點為C，鍵合絲寄生電感L lb另一端接地。電阻R 1)3的一端與MOS管M Jf極相連，電阻Rlb的另一端分別與第一控制端B、電阻R 2)3的一端、電阻R 3b的一端連接，電阻R2b的另一端與MOS管M 2b的柵極連接，電阻R 3b的另一端與MOS管M 3b的柵極連接，電阻R 4b的一端與MOS管M4b的柵極相連，電阻R 4)3的另一端與第一控制端A連接、電阻R 5)3的一端與MOS管M5b的柵極相連，電阻R 5)3的另一端與第一控制端A連接。
[0021]所述橋T型陷波器單元包括鍵合絲寄生電感L2b、電感L3b、鍵合絲寄生電感L4b、電阻R7b、M0S管Mlb和MOS管M 2b在關斷態時源極與漏極之間形成的寄生電容，MOS管M 4b在導通態時源極與漏極之間形成的寄生電阻。其中，鍵合絲寄生電感L2b的一端與MOS管M 1)3的漏極和信號輸入端Vin連接，鍵合絲寄生電感L2b的另一端與電感L3b的一端相連，電感L %的另一端與鍵合絲寄生電感L4b的一端相連，鍵合絲寄生電感L 4b的另一端與D點相連。
[0022]本發明的電路的工作原理如下:
[0023]通過第一控制端B和第二控制端A控制射頻開關的開關狀態，當