針對具有rf電路的系統生成數字時鐘的制作方法
【技術領域】
[0001]本發明涉及一種電路，所述電路用于收發器、接收器和發射器中的任一者。
【背景技術】
[0002]現代蜂窩通信系統在全球范圍內迅速傳播，這主要是由三個因素推動的:標準化、成本以及性能。由于可以使用3GPP等組織頒布的通用通信標準，因此制造商能夠針對全球市場生產單一產品。蜂窩通信的成本較低，主要是因為現代微芯技術可達到的功能整合水平較高，以及全球市場的規模能夠給制造商帶來巨大的經濟規模效益。通過開發現代半導體技術的功能能力，可以獲得蜂窩通信的高性能。
[0003]無線電收發器中的功能整合增強，致使無線電收發器的模擬功能和數字功能彼此靠近。現有技術中熟知的是，無線電電路組件之間的物理隔離減少會引起交互自干擾增加。通常，數字時鐘由一系列矩形脈沖組成，并且富含諧波。因此，在數字時鐘的諧波頻率下，利用數字時鐘的數字電纜元件進行整合時可以引起射頻(RF)干擾。通常，當收發器試圖以處于或接近收發器中使用的任何數字時鐘的諧波的RF頻率接收低功率信號時，收發器最容易受到這種類型的干擾影響。
[0004]現代蜂窩無線電收發器需要在多個頻帶下操作。現代收發器還必須達到3GPP等標準要求的期望性能水平，因此，現代收發器必須擁有杰出的數字信號處理能力。另外，由于在高級半導體制造過程中開發無線電收發器比較昂貴并且耗時，因此，期望無線電收發器足夠靈活，從而在一些頻帶下操作，這些頻帶在未來可能就會被標準化權威組織指定為蜂窩頻帶。
[0005]US5, 926，514揭示響應于無線電收發器的操作頻率的變化而改變無線電收發器中的微控制器單元使用的時鐘信號。
[0006]US7, 103，342揭示為了在無線電收發器的選定操作頻率下將干擾降至最低而改變無線電收發器中的微控制器單元使用的時鐘信號。
[0007]US6, 898，420揭示使微控制器使用的時鐘信號在兩個可能的頻率之間進行切換。
[0008]US7, 676，192揭示一種用于改變裝置的操作頻率以及同地協作的信號源的信號頻率的技術，從而將該裝置的無線接口上引入的干擾降至最低。
[0009]但仍然需要一些可以用來解決無線電收發器中的時鐘諧波干擾的影響的技術。
【發明內容】
[0010]本發明的一個目的在于提供無線電系統的替代電路，尤其是對時鐘諧波干擾的免疫力得到增強的用于無線電系統的收發器。
[0011]根據本發明的第一方面，提供了一種電路，所述電路用于收發器、發射器以及接收器中的任一者，并且具有RF電路、數字電路、載波信號發生器以及時鐘發生器，所述時鐘發生器用于生成對所述數字電路中的至少一些進行計時的數字時鐘，所述RF電路易受對數字電路進行計時而產生的諧波影響，所述載波信號發生器經過耦合以將載波信號提供到RF電路，并且時鐘發生器經過布置以基于對載波信號的頻率進行下分頻產生的頻率而獲得數字時鐘的頻率，從而對RF電路的干擾在特定頻率下發生，所述特定頻率是載波信號的諧波。
[0012]由于來自數字時鐘的諧波產生的任何干擾都處于特定頻率下，而所述特定頻率是載波的諧波，因此這些干擾可以更易于得到補償，或者可以進行布置以具有足夠遠離RF信號的有用部分的頻率，從而可以更加容易地被濾出。例如，在接收器或發射器鏈中，數字電路可以包含ADC或DAC或數字處理電路。數字參考可以包含，例如，離散時間計時模擬。例如，收發器的實例用于通信應用，但單向無線電應用包含GPS接收器。
[0013]本發明的實施例可以具有添加的任何其他特征，或者未要求的任何其他特征。一些此類額外特征在從屬權利要求中提出并且在下文詳細描述。
[0014]另一方面提供一種生成數字時鐘的對應方法，所述數字時鐘用于為與收發器、發射器以及接收器中的任一者相關聯的數字電路計時，并且所述方法具有以下步驟:生成RF電路的載波信號，所述RF電路易受對數字電路進行計時而產生的諧波影響；以及基于對載波信號的頻率進行下分頻產生的頻率，獲得數字時鐘的頻率，從而對RF電路的干擾在特定頻率下發生，所述特定頻率是載波信號的諧波。
[0015]本發明的實施例可以提供無線電通信系統的新穎實施方案。它的優點對于涉及同步發射和接收RF信號的通信系統而言尤其有用。
[0016]一些額外的特征如下。
[0017]時鐘發生器可以具有一個或多個可編程分頻器，以生成數字時鐘。例如，參考圖3或圖4或圖5，這可以使得數字電路的設計和操作能夠更加靈活，并且可以進行調諧以降低實際上的干擾。
[0018]時鐘發生器可以具有兩個或多個振蕩器，以在不同的載波頻率下生成載波信號，并且所述時鐘發生器可以具有選擇器，以選擇將載波頻率中的哪個載波頻率用作生成數字時鐘的來源。例如，參考圖5，這樣可以使數字時鐘頻率的選擇更加靈活性，并且因此可以改進，例如，最大輸出功率與接收器噪音之間的平衡關系。在一些情況下，振蕩器可以分別用于接收和發射，或者可以用于針對接收過程或發射過程的多個協議或者標準。由數字時鐘計時的數字電路可以包括以下項中的任意一項或多項:針對接收信號的模數轉換電路、針對發射信號的數模轉換電路、用于處理接收信號或發射信號的數字處理電路，以及時鐘發生器的數字部分。
[0019]所述電路可以具有用于生成回落參考頻率的回落振蕩器(fallbackoscillator)，并且時鐘發生器可以具有回落選擇器，以在載波頻率不合適時將回落參考頻率選作生成數字時鐘的來源。例如，參考圖3到圖6，這樣可以幫助提高可靠性，這在難以獲得可靠的載波信號的情況下，對IlGHz等較高頻率而言尤其有用。這樣還使得數字電路能夠更加獨立，例如，在無需考慮時鐘速率就能運行軟件的運行層的情況下比較有用。
[0020]回落選擇器可以具有用于監測載波信號的穩定性的監測器，并且所述回落選擇器可以是可操作的，以根據監測器的輸出來選擇回落參考頻率。例如，參考圖6、圖7和圖8，這可以進一步提高時鐘發生器的可靠性。
[0021]時鐘發生器可以具有控制器，所述控制器用于選擇數字時鐘的頻率變化，選擇依據是由數字時鐘計時的接收信號或發射信號的數字處理輸出的質量，以及由計時引起的干擾。例如，參考圖2、圖12和圖13，這可以有助于使快速數字處理提高性能與快速數字時鐘增加干擾之間取得更好的平衡。
[0022]控制器可以經布置以對相應類型的數字接收器處理所需的數字時鐘速率進行估計，以便達到所接收的信號的預定最小信噪比，并且確定由估計出的數字時鐘速率引起的干擾是否在可接受的閾值范圍內，這將作為選擇數字時鐘的頻率變化的基礎。例如，這在下游處理依賴于給定的最小噪音的情況下比較有用。可以考慮以下情況:對高階調制進行無誤差解碼需要來自收發器的特定SINAD，以及將時鐘相關干擾的SINAD貢獻重新指定為相對較高，以便提高處理速度。
[0023]所述電路可以具有數字補償電路，以便基于數字時鐘的頻率的變化，對由數字時鐘計時的數字處理電路中的至少一些電路進行數字補償。參考圖15和圖16，這可以有助于將數字處理設計成更加獨立于時鐘速率的變化。在一些情況下，數字補償電路可以包括數字重新采樣電路，以按照與數字時鐘的頻率變化成反比的比率執行重新采樣。這允許時鐘速率與采樣率斷開聯系，從而能夠單獨對它們進行優化，例如，這意味著通過返回到最佳采樣率可以降低處理需求。
[0024]所述電路可以是集成電路的一部分。這可以通過更多的集成而降低成本，但是干擾將會更加嚴重。所述電路或者集成電路可以是諸如移動電話或手持式計算裝置等移動裝置的一部分。
[0025]所述方法可以具有額外步驟，這些額外步驟對應于上文提出的額外特征。可以具有以下步驟:對一個或多個可編程分頻器進行編程，以改變數字時鐘的頻率。所述方法可以具有以下步驟:在不同的載波頻率下生成兩個或多個載波信號，以及選擇將載波頻率中的哪個載波頻率用作生成數字時鐘的來源。可以具有以下步驟:對相應類型的數字接收器處理所需的數字時鐘頻率進行估計，以達到所接收的信號的預定最小信噪比；確定由估計出的數字時鐘頻率引起的干擾是否在可接受的閾值范圍內；以及基于這個確定結果，選擇數字時鐘的頻率變化。可以具有以下步驟:按照與數字時鐘的頻率變化成反比的比率，對數字電路所使用的數字信號進行重新采樣。另一步驟可以是，補償因對數字電路進行計時產生諧波而造成對RF電路的干擾。
[0026]任何額外的特征都可以結合在一起并且與任何方面相結合。所屬領域的技術人員容易了解其他優點，尤其是優于其他現有技術的優點。在不脫離本發明的權利要求書的前提下，可以做出各種變化和修改。因此，應清楚地理解，本發明的形式僅僅是說明性的，而并不意圖限制本發明的范圍。
【附圖說明】
[0027]現在將參考附圖通過實例來描述如何將本發明付諸實踐，在附圖中:
[0028]圖1示出了對應于已知布局的示意圖，
[0029]圖2示出了根據第一實施例的具有電路的收發器的示意圖，
[0030]圖3、圖4和圖5示出了其他實施例的時鐘發生器和其他部分的示意圖，
[0031]圖6示出了在一些實施例中使用的回落控制部分(fallback control part)的示意圖，
[0032]圖7不出了時鐘信號的時序的圖表，
[0033]圖8示出了用于在一些實施例中的進入回落模式的步驟，
[0034]圖9和圖10示出了用于在一些實施例中的離開回落模式的步驟，
[0035]圖11示出了根據一個實施例的對可編程分頻器進行控制的步驟，
[0036]圖12示出了不同時刻的接收信號頻譜的圖表，
[0037]圖13示出了發射信