差分時鐘增益提高型n通道有源帶通濾波器的制造方法
【技術領域】
[0001] 本發明涉及一種模擬濾波器，具體涉及一種差分時鐘增益提高型N通道有源帶通 濾波器。
【背景技術】
[0002] 在無線通信系統中，無線接收機中應用到的帶通濾波器需有好的選擇性，寬的動 態范圍和自由可調的中心頻率。隨著多模多頻無線設備的日益增長，推動了具有良好的選 擇性和寬可調諧中心頻率的帶通濾波器的發展。有源RC濾波器，其特性參數與RC時間常 數有關，而集成電阻和集成電容的精度很差，準確的時間常數很難獲得。跨導電容濾波器具 有電路簡單，可程控，易于集成的優點，但是需要在功耗、品質因數和中心頻率之間進行折 衷。20世紀60年代，L.FranksandI.Sandberg等人提出了連續時間N通道濾波器，由于 其中心頻率自由可調、較高的Q值、高線性度和易于集成等優點，具有可應用于多模多頻通 信射頻前端設計的前景，所以一直受到研宄者的關注。2012年，A.Nirzaei和H.Darabi等 人提出了一種新的N通道濾波器，該濾波器采用片外變壓器作為平衡-不平衡轉換器，實現 阻抗的匹配，提高了濾波器的品質因數。最近，一種超低功耗，多頻帶的ZigBee接收機被提 出，它采用增益提高技術，使得N通道無源混頻器實現了噪聲性能、帶外線性度和電路功耗 的優化。2013年，N.Darvishi等人提出了一種增益可提高的N通道濾波器，其增益獲得了 顯著提高，達到了 +25dB，其缺點是電路結構比較復雜。
[0003] 然而，以上提到的濾波器結構雖可獲得比較高的增益，但是所能達到的頻率可調 范圍較小，以及其電路結構比較復雜，所采用的電容值比較大，進而會占用很大的芯片面 積。
【發明內容】
[0004] 本發明所要解決的技術問題是現如今N通道有源帶通濾波器所存在的增益較小， 中心頻率自由可調范圍較窄，芯片體積大和電路復雜等不足，提供一種差分時鐘增益提高 型N通道有源帶通濾波器。
[0005] 為解決上述問題，本發明是通過以下技術方案實現的：
[0006] 一種差分時鐘增益提高型N通道有源帶通濾波器，包括N通道有源帶通濾波器本 體，所述N通道有源帶通濾波器本體由N分頻環形計數器、差分時鐘電路和跨導運算放大 器Gm構成。所述N分頻環形計數器由N個D觸發器以環狀的形式連接而成，即前一個D觸 發器的Q端與后一個D觸發器的D端相連，第一個D觸發器的D端與最后一個D觸發器的 Q端相連。每個D觸發器的Q端輸出一個取樣脈沖序列。所述差分時鐘電路包括N條開關 支路和f個電容。每條開關支路由2個串聯的開關構成，N條開關支路之間相互并聯。每2 個電容的兩端分別跨接在2條開關支路上，且電容的兩端均接在2個開關相連的公共端上， 即2條開關支路與1個電容形成H形電路結構，且H形電路結構的數目與電容的數目相同。 每個H形電路結構中處于左上位置處的開關和處于右下位置處的開關同時與N分頻環形計 數器的一個D觸發器的Q端相連，即這2個開關連接同1個取樣脈沖序列，每個H形電路結 構中處于左下位置處的開關和處于右上位置處的開關同時與N分頻環形計數器的另一個D 觸發器的Q端相連，即這2個開關連接另一個相同的取樣脈沖序列。所述跨導運算放大器 Gm的兩端分別連接在差分時鐘電路的兩端，即差分時鐘電路的N條開關支路之間相互并聯 后。一端與跨導運算放大器Gm的一端連接，并形成N通道有源帶通濾波器本體的輸入端。 另一端與跨導運算放大器Gm的另一端連接，并形成N通道有源帶通濾波器本體的輸出端。 上述N為偶正整數。
[0007] 差分時鐘電路與N分頻環形計數器相連時，其第i個H形電路結構中處于左上位 置處的開關和處于右下位置處的開關與第i個D觸發器的Q端相連，第i個H形電路結構 中處于右上位置處的開關和和處于左下位置處的開關與第f個D觸發器的輸出端Q端 相連，其中，=1，2，...，f
[0008] N的取值范圍介于2~16之間。
[0009] 差分時鐘電路的開關支路上的所有開關均為N型金屬氧化物半導體晶體管。
[0010] 跨導運算放大器Gm是一個由反饋電阻形成自偏置的反向放大器。
[0011] 與現有技術相比，本發明將單端開關電容電路組成一個完整的時鐘差分N通道有 源帶通濾波器，運用時鐘差分電路，有效消除了偶數次諧波；基于反相器的跨導運算放大 器，能有效增加濾波器的增益；N分頻環形計數器用來給N通道有源濾波器提供周期性的取 樣脈沖序列，使得濾波器的中心頻率僅由時鐘頻率決定；通過對本發明差分時鐘增益提高 型8通道帶通濾波器進行仿真，仿真結果顯示其中心頻率可調范圍為0. 2G至2. 2G，可見其 具有寬可調的中心頻率；且增益達到10dB，此外還具有線性特性好和噪聲系數低的特點， 在多模多頻無線通信，認知無線電系統中有廣泛的應用前景。
【附圖說明】
[0012] 圖1為一種差分時鐘增益提高型N通道有源帶通濾波器的電路原理圖。
[0013] 圖2為一種N分頻環形計數器的電路原理圖。
[0014] 圖3為一種N分頻環形計數器的輸出脈沖序列圖。
[0015] 圖4為一個D觸發器的電路原理圖。
[0016] 圖5為一種跨導運算放大器電路原理圖。
[0017] 圖6為一種差分時鐘增益提高型N通道有源帶通濾波器的工作在時鐘頻率時的 RLC等效電路。
[0018] 圖7為一種差分時鐘增益提高型8通道有源帶通濾波器的頻率特性曲線（fs = 1GHz)〇
[0019] 圖8為一種差分時鐘增益提高型8通道有源帶通濾波器的頻率可調范圍曲線（fs =0? 2G-2. 2GHz) 〇
【具體實施方式】
[0020] 一種差分時鐘增益提高型N通道有源帶通濾波器，如圖1所示，其主要由一個差分 時鐘電路，一個跨導運算放大器Gm和一個N分頻環形計數器構成。上述N為偶正整數，且 取值范圍介于2~16, 一般N取值為4,8或16。在本發明優選實施例中，N的取值為8。 [0021] 所述N分頻環形計數器，如圖2所示，由N個D觸發器以環狀的形式連接組成。前 一個D觸發器的Q端與后一個D觸發器的D端相連，第一個D觸發器的D端與最后一個D觸發器的Q端相連。每個D觸發器的Q端輸出一個取樣脈沖序列。每個D觸發器的結構如 圖4所示。外部時鐘控制CMOS傳輸門的導通和關閉。
[0022] N分頻環形計數器為N通道帶通濾波器提供開關控制信號，在啟動時，第一個D觸 發器的輸出端電壓被設置成電源電壓vdd，其它N-1個D觸發器的輸出端與地相連。然后， 一個時鐘輸入信號激活環型分頻器，從而在N個D觸發器的輸出端產生控制N個占空比為 1/N的控制信號。因為只使用了時鐘的上升沿，故N分頻環形計數器具有很好的相位特性； 另外，產生非折疊N相位開關控制信號不需要額外的邏輯電路，因而也就不會引入額外的 誤差。參見圖3。
[0023] 在一個時鐘周期的前半個周期（T/2)內，開關SgljSN/2依次導通，開關SN/2+1，…， SN*部斷開，在后半個周期（T/2)內，開關的工作過程剛好相反，開關SN/2+1，…，SN依次導 通，開關SgljSN/2