近下界時，輸出電平不變，當所述預處理信號大于閾值近 上界時，輸出電平由高電平變為低電平或由低電平變為高電平。
[0027] 較佳地，所述步驟S12具體為：將所述預處理信號與閾值近上界進行比較，當所 述預處理信號大于所述閾值近上界時，輸出電平由低電平變為高電平或由高電平變為低電 平，當所述預處理信號小于所述閾值近上界時，將所述預處理信號與所述閾值近下界進行 比較，當所述預處理信號大于所述閾值近下界時，輸出電平不變，當所述預處理信號小于所 述閾值近下界時，輸出電平由高電平變為低電平或由低電平變為高電平。
[0028] 較佳地，所述步驟S16具體為：當所述預處理信號觸碰所述閾值上界時，將預處理 信號下拉至所述閾值近下界；
[0029] 當所述預處理信號觸碰所述閾值下界時，將預處理信號上拉至所述閾值近上界。
[0030] 較佳地，所述步驟S16進一步為：非均勻lbit模/數轉換模塊根據采樣脈沖信號 和區域指示信號，采用電荷共享機制將預處理信號下拉至所述閾值近下界或上拉至所述閾 值近上界。
[0031] 相較于現有技術，本發明具有以下優點：
[0032] (1)本發明提供的超低功耗事件驅動型模/數轉換器及其壓縮采樣方法，電路結 構簡單，且具有普遍適用性；
[0033] (2)本發明采用遲滯采樣方法，根據預處理信號所在區域，將預處理信號上拉（下 拉）至閾值近上界（閾值近下界），而非直接上拉（下拉）至閾值上界（閾值下界），能夠 有效去除因為輸入信號中所夾雜的噪聲帶來的虛假采樣，產生虛假采樣的機制與常見的比 較器遲滯問題一致，這里不再贅述，可以參見施密特觸發器設計原理，因此，本發明能夠進 一步減少虛假采樣所帶來的系統功耗；
[0034] (3)本發明采用一個非均勻lbit數/模轉化器，在減少芯片面積及功耗的同時，可 以有效簡單地實現將預處理信號上拉（下拉）至閾值近上界（閾值近下界）這一非均勻操 作，且單個數/模轉換器不存在多個數/模轉換器所存在的生產個體偏差問題，不會引入由 于此類偏差而引起的系統采樣噪聲；
[0035] (4)本發明將模/數轉換器的數量減少至一個，且使用一個高精度的采樣比較器， 同時使用一個低精度的區域比較器來實現信號的采集及區域判斷；由于高精度比較器的數 量直接制約系統功耗的高低，本發明將這一限制降至最低，大大減小了系統的功耗。
[0036] 當然，實施本發明的任一產品并不一定需要同時達到以上所述的所有優點。
【附圖說明】
[0037] 下面結合附圖對本發明的實施方式作進一步說明：
[0038] 圖1為現有的時鐘驅動型模/數轉換器的采樣方式圖；
[0039] 圖2為現有的事件驅動型模/數轉換器的采樣方式圖；
[0040]圖3為現有的事件驅動型模/數轉換器的采樣信號圖；
[0041]圖4為本發明的超低功耗事件驅動型模/數轉換器的結構示意圖；
[0042] 圖5為本發明的區域比較器的電路原理圖；
[0043] 圖6為本發明的采樣比較器的電路原理圖；
[0044]圖7為本發明的非均勻lbit數/模轉換模塊的電路原理圖；
[0045] 圖8為本發明的控制邏輯的電路原理圖；
[0046] 圖9為本發明的壓縮采樣方法的操作步驟圖；
[0047] 圖10為本發明的壓縮采樣方法的流程圖。
[0048] 標號說明：1_非均勻lbit數/模轉換模塊，2-區域比較器，3-采樣比較器，4-控 制邏輯，5-二選一開關，6-三選二開關。
【具體實施方式】
[0049] 下面對本發明的實施例作詳細說明，本實施例在以本發明技術方案為前提下進行 實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護范圍不限于下述的實施 例。
[0050] 實施例1 :
[0051] 本實施例詳細描述本發明的超低功耗事件驅動型模/數轉換器，其結構示意圖如 圖4所示，包括：非均勻lbit數/模轉換模塊（DAC)l、區域比較器2、采樣比較器3以及控 制邏輯4。
[0052] 待轉換的模擬輸入信號Vin輸入到非均勻lbit數/模轉換模塊1，非均勻lbit數 /模轉換模塊1將其轉換為位于閾值上界VH和閾值下界間的鋸齒狀預處理信號V";預 處理信號入區域比較器2的一輸入端，閾值近上界VH'或閾值近下界VL'通過一二 選一開關輸入到區域比較器2的另一輸入端，區域比較器2用于將預處理信號￥。"和閾值近 上界VsubHW及閾值近下界VsulA進行比較，輸出區域指示信號巾，用于控制采樣比較器3的 輸入，其電路圖如圖5所示；非均勻lbit數/模轉換模塊與采樣比較器3通過一三選二開 關6連接，三選二開關6通過區域指示信號巾，選擇將預處理信號Vm和閾值上界VH或將預 處理信號和閾值下界V滿出到采樣比較器3,采用比較器3用于對預處理信號V"和閾 值上界VH進行比較或對預處理信號Vm和閾值下界^進行比較，如發生穿越，即預處理信號 觸碰閾值上界V滅觸碰閾值下界VJ寸，輸出采樣脈沖信號屯，其電路圖如圖6所示；控 制邏輯4用于接收區域比較器2傳輸來的區域指示信號巾以及采樣比較器3傳輸來的采 樣脈沖信號步，輸出反饋控制信號給非均勻lbit數/模轉換模塊1，非均勻lbit數/模轉 換模塊1根據反饋控制信號將預處理信號下拉至閾值近下界VsuR或上拉至閾值近上界 VsubH，當預處理信號觸碰閾值上界V淋，將預處理信號Vm下拉至閾值近下界VsuR;當預 處理信號觸碰閾值下界八時，將預處理信號Vm上拉至閾值近上界VsubH。
[0053] 較佳實施例中，非均勻lbit數/模轉換模塊1將預處理信號拉至閾值近下 界或上拉至閾值近上界V^所采用的方法為電荷共享機制，其電路圖如圖7所示，通過 開關外、％、％//、外i、％?、仏的斷開與閉合來進行電荷的重新分配，電荷共享平 衡后使預處理信號的電壓為閾值近上界VsubH或閾值近下界VsulA，電荷共享平衡后的電壓 由電容Cu、CD、C?、CDM的相互關系來確定，例如：如果四個電容相等，電荷共享后的的預處理 信號的平衡電壓為閾值上WVH與閾值下界^的中點電壓。本實施例中，使電容Cu、cD、 c?、CDM滿足一定的比例關系，使電荷平衡后電壓為閾值近上界vsubH或閾值近下界vsubp控 制邏輯的電路原理圖如圖8所示，其根據區域指示信號（i)以及采樣脈沖信號！D，輸出反饋 控制信號，包括：外、外、外《、外i、外^、外￡'其分別用于控制非均勾lbit數/模 轉換模塊1的開關外、外、外』/、外i、的開啟與閉合，以進行電荷重新分配。
[0054] 較佳實施例中，閾值上界VH與閾值近上界VsubH的電壓差以及閾值下界\與閾值近 下界VsulA的電壓差為待轉換的模擬輸入信號的夾雜噪聲信號的標準差電壓的三倍；閾值上 界與閾值近下界的電壓差以及閾值下界與閾值近上界的電壓差為預設的最低有效位電壓 VLSB，即：
[0055]VH~VsubL -VsubH_VL -VLSB，
[0056] 假設待轉換的模擬輸入信號的夾雜噪聲信號的均方差為：
[0057] An=eVLSB (〇 <e< 1/3)，
[0058]則：
[0059] VH-VsubH=VsubL-VL= 3An,
[0060] 此處取：
[0061] 。麗=CDM=3eC"= 3eCD,
[0062] 不同實施例中，閾值近上界VsubH、閾值近下界VsuR以及電容(^、(^、(^、(^可以有不 同的取值，其根據待轉換的模擬輸入信號Vin來確定。
[0063] 實施例2 :
[0064] 本實施例詳細描述本發明的超低功耗事件驅動型模/數轉換器及其壓縮采樣方 法，其操作步驟圖如圖9所示，其包括以下步驟：
[0065] S11 :將待轉換的模擬輸入信號轉換為位于閾值上下界之間的鋸齒狀預處理信 號；
[0066]S12:將預處理信號與閾值近上界以及閾值近下界進行比較，判斷預處理信號所在 的區域，輸出區域指示信號；
[0067]S13:根據區域指示信號，將預處理信號、閾值下界輸出至采樣比較器，或者將預處 理信號、閾值上界輸出至采