一種基于cmos的高精細度數控振蕩器延遲基本單元的制作方法
【技術領域】
[0001] 本發明涉及集成電路技術領域，尤其涉及一種數控振蕩器延遲基本單元。
【背景技術】
[0002] 隨著無線通信的爆炸式發展，與此相關的電路結合和相應的結構體系也引起了大 家的廣泛關注，其中數字交換機已經成為眾多領域的新星。但是數字交換機期望工作在一 個可調節的頻率范圍中，然而常規的石英晶振只能提供單一頻率，不能夠滿足數字交換機 工作頻率要求。
[000引現代化SI(超大規模集成電路）電路中的工作時鐘頻率都已經提到升到了細Z，為 了提供如此的高性能，時鐘恢復電路和時鐘產生電路也需要產生如此之高的頻率。在此需 求下，國內外提出了多種頻率合成器的結構。
[0004] 在現代高速的化SI系統中，時鐘單元通常使用模擬的鎖相環實現。典型的模擬鎖 相環包括鑒相器、電荷粟、濾波電路、壓控（或是電流控）振蕩器和分頻器。其中受控振蕩 器是此系統的核也關鍵。隨著摩爾定律的不斷發展，模擬鎖相環的抗噪聲和漂流等問題逐 漸凸顯，并且制作也不夠靈活和穩定。
[0005] 因此希望設計一種全數字鎖相環。其中使用數控振蕩器代替傳統模擬鎖相環的壓 控（或是電流控）振蕩器。設計高精細度的數控震蕩器首先就需要設計一種新型的延遲單 元結構。
【發明內容】
[0006] 本發明提供了一種基于CMOS的高精細度數控振蕩器延遲基本單元。
[0007] 根據本發明提供的制造方法數控振蕩器延遲基本單元，該單元方法包括W下結 構：
[0008] 粗調節部分，所述粗調節部分包含至少一個基于標準單元庫具有反相功能的單 元；
[0009] 精細調節部分，所述精細調節部分包含若干個可調節晶體管寬度的PM0S管陣列。
[0010] 與現有技術相比，采用本發明提供的技術方案具有如下優點：通過采用數控振蕩 器延遲基本單元，使得數控振蕩器獲得高精度的延遲時間，同時由于延遲時間與PM0S管的 寬度有線性的對應關系，使得系統的實現復雜度較小。
【附圖說明】
[0011] 通過閱讀參照W下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它 特征、目的和優點將會變得更明顯。
[0012] 圖1為根據本發明的實施例的數控振蕩器延時單元的電路圖；
[0013] 圖2為根據本發明的實施例的數控振蕩器延時單元的等價電路圖；
[0014] 圖3為根據本發明的實施例的數控振蕩器在不同控制碼下產生的不同傳播延時 的仿真與建模的比較圖。
【具體實施方式】
[0015] 下面詳細描述本發明的實施例。
[0016] 所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類 似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅 用于解釋本發明，而不能解釋為對本發明的限制。下文的公開提供了許多不同的實施例或 例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設 置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可W在不同 例子中重復參考數字和/或字母。該種重復是為了簡化和清楚的目的，其本身不指示所討 論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和結構的例 子，但是本領域普通技術人員可W意識到其他工藝的可應用于性和/或其他結構的使用。
[0017] 本發明提供了一種基于CMOS的高精細度數控振蕩器延遲基本單元。下面，將結合 圖1至圖3通過本發明的一個實施例對數控振蕩器延遲基本單元進行具體描述。
[0018] 該數控振蕩器延遲基本單元是基于CMOS(互補金屬氧化物半導體）工藝設計的， 它是指制造大規模集成電路芯片用的一種技術，CMOS工藝允許的電源電壓范圍寬，電路設 計方便，抗干擾能力強，靜態功耗低，且在大規模制造時成本極低，是當前微處理器系統或 是全數字收發機系統的主要工藝，因此本發明所涉及的高精細度數控振蕩器延遲基本單元 即基于CMOS工藝設計而成。
[0019] 粗調節部分，所述粗調節部分包含至少一個基于標準單元庫具有反相功能的單 元，主要是在延遲單元中產生一個固定的、且具有最大延時的模塊。
[0020] 如圖1所示，所述基于標準單元庫具有反相功能的單元包括：
[0021] 第一P型場效應晶體管PM1、第八P型場效應晶體管PM8、第一N型場效應晶體管 醒1和第二N型場效應晶體管醒2。
[0022] 其中，所述第一P型場效應晶體管PM1的柵極接地，源極和襯底接電源，漏極接第 八P型場效應晶體管PM8的源極。
[002引所述第八P型場效應晶體管PM8的源極接第一P型場效應晶體管PM1的漏極，漏 極接第一N型場效應晶體管醒1的漏極，柵極接輸入端；
[0024] 所述第一N型場效應晶體管醒1的漏極和襯底接第八P型場效應晶體管PM8的漏 極，源極接第二N型場效應晶體管醒2的漏極，柵極接輸入；
[00巧]所述第二N型場效應晶體管醒2的漏極和襯底接第一N型場效應晶體管醒1的源 極，源極接地，柵極接電源。
[0026] 所述基于標準單元庫具有反相功能的單元產生的最大且固定的延時是：
[0027] TcDnstant-RlCl+ 化+尺2)〔2-尺1 (〔1+〔2) +尺2〔2
[002引其中，R化是PM1和PM8的等效電阻，Cl,C2是等效電容。
[0029] 精細調節部分，所述精細調節部分包含若干個可調節晶體管寬度的PM0S管陣列， 其中所述精細調節部分的PM0S晶體管陣列分別構成上拉網絡和下拉網絡。
[0030] 如圖1所示，其中所述上拉網絡包括：
[0031] 第二P型場效應晶體管PM2、第HP型場效應晶體管PM3、第四P型場效應晶體管 PM4、第五P型場效應晶體管PM5、第六P型場效應晶體管PM6和第走P型場效應晶體管PM7 ;
[0032] 其中，第二P型場效應晶體管PM2、第HP型場效應晶體管PM3、第四P型場效應晶 體管PM4、第五P型場效應晶體管PM5、第六P型場效應晶體管PM6和第走P型場效應晶體 管PM7的源極和襯底與電源連接，漏極與所述第八P型場效應晶體管PM8的源極相連，柵極 接控制碼。
[0033] 所述下拉網絡包括：
[0034]第九P型場效應晶體管（PM9)、第十P型場效應晶體管（PM10)、第十一P型場效應 晶體管（PM11)、第十二P型場效應晶體管（PM12)、第十HP型場效應晶體管（PM13)和第 十四P型場效應晶體管