數據驅動電路的制作方法
【專利說明】數據驅動電路
[0001]相關申請的交叉引用
[0002]本申請要求2014年3月12日提交的申請號為10-2014-0028819的韓國專利申請的優先權，該韓國專利申請以參閱方式并入本申請。
技術領域
[0003]本發明的各實施例涉及用于驅動數據的數據驅動電路。
【背景技術】
[0004]在用于將數據驅動至具有重負載的傳輸線路的數據驅動電路中，僅控制驅動功率不能補償重負載。因此，前饋均衡器(FFE)的預加強方案或去加強方案可以被應用于數據驅動電路。但是，FFE導致產生大量電流消耗并且FFE易于受到由噪音引起的隨機抖動和偏移的影響。
【發明內容】
[0005]本發明的各實施例涉及避免由于數據超頻、偏移和隨機抖動造成的數據傳輸失敗的數據驅動電路。
[0006]根據本發明的實施例，一種數據驅動電路可以包括:均衡器，其適于當時鐘處于第一電平時將輸入數據和反相的輸入數據傳送為輸出信號和反相的輸出信號，并且當時鐘處于第二電平時，均衡輸出信號；驅動器，其適于響應于輸入數據和反相的輸入數據驅動輸出數據和反相的輸出數據；以及補償器，其適于響應于輸出信號和反相的輸出信號驅動輸出數據和反相的輸出數據。
[0007]補償器可以通過反相輸出信號和反相的輸出信號驅動輸出數據和反相的輸出數據。補償器的驅動功率可以小于驅動器的驅動功率。
[0008]均衡器可以包括:差分放大器，其適于通過差分放大經由第一輸入端輸入的輸入數據和經由第二輸入端輸入的反相的輸入數據將輸出信號輸出至第一輸出端并且將反相的輸出信號輸出至第二輸出端；和開關，其適于當時鐘處于第二電平時，將第一輸出端電聯接至第二輸出端，并且當時鐘處于第一電平時，將第一輸出端與第二輸出端電分離。
[0009]數據驅動電路進一步包括:緩沖器，其通過緩沖外部輸入的數據來提供所述輸入數據和所述反相的輸入數據。
[0010]其中，所述緩沖器與所述時鐘同步地操作。
[0011 ] 其中，所述第一電平處于邏輯低電平，所述第二電平處于邏輯高電平。
[0012]根據本發明的一個實施例，一種數據驅動電路可以包括:放大單元，其適于在時鐘的每一個周期通過將第一輸入數據和第二輸入數據差分放大預定的持續時間而輸出第一放大信號和第二放大信號；驅動單元，其適于通過差分放大第一輸入數據和第二輸入數據來輸出第一輸出數據和第二輸出數據；以及補償單元，其適于使用第一放大信號和第二放大信號減少第一輸出數據和第二輸出數據的擺動。
[0013]補償單元可以驅動第一輸出數據和第二輸出數據使得第一放大信號降低第二輸出數據的絕對電平，并且第二放大信號降低第一輸出數據的絕對電平。
[0014]補償單元的驅動功率可以小于驅動單元的驅動功率。放大單元可以包括:分別聯接至第一放大信號和第二放大信號的節點的第一電容器和第二電容器。
[0015]第二輸入數據可以是第一輸入數據的反相形式，第二放大信號可以是第一放大信號的反相形式，第二輸出數據可以是第一輸出數據的反相形式。
【附圖說明】
[0016]圖1是說明根據本發明的一個實施例的數據驅動電路的框圖。
[0017]圖2是示意性地說明圖1所示的均衡器的電路圖。
[0018]圖3是不意性地說明圖1所不的驅動器的電路圖。
[0019]圖4是示意性地說明圖1所示的補償器的電路圖。
[0020]圖5是示意性地說明圖1所示的驅動器和補償器的電路圖。
[0021]圖6是說明現有數據驅動電路的輸入數據和輸出數據的時序圖。
[0022]圖7是說明圖1所示的數據驅動電路的輸入數據和輸出數據的時序圖。
【具體實施方式】
[0023]下文參照附圖更詳細地描述了本發明的示意性實施例。提供這些實施例來使本文全面和完整，并且向本領域技術人員充分表述本發明的范圍。
[0024]圖1是說明根據本發明的一個實施例的數據驅動電路的框圖。
[0025]參照圖1，數據驅動電路可以包括緩沖器110、驅動器120、均衡器130和補償器140。數據驅動電路可以將輸入數據驅動至輸出線路。一般來說，數據驅動電路可以用作傳送數據的傳送器和用于從傳送器接收傳送的數據的接收器。換句話說，數據驅動電路可以是傳送器、接收器或傳送器和接收器兩者。
[0026]緩沖器110可以緩沖從數據驅動電路外傳送的緩沖數據DATA和DATAB，并且將緩沖的數據提供為輸入數據DATA_IN和DATA_INB。緩沖器110可以與時鐘CLK和CLKB同步地操作。驅動器120可以響應于輸入數據DATA_IN和DATA_INB驅動輸出數據DATA_OUT和DATA_OUTBo
[0027]當時鐘CLK在例如邏輯低電平的第一電平時，均衡器130可以放大輸入數據DATA_IN和DATA_INB，并且將放大的輸入數據輸出為輸出信號EQ_OUT和EQ_OUTB。同樣，當時鐘CLK在例如邏輯高電平的第二電平時，均衡器130可以均衡輸出信號EQ_OUT和EQ_OUTB。
[0028]補償器140可以響應于均衡器130的輸出信號EQ_OUT和EQ_OUTB驅動輸出數據DATA_OUT和DATA_OUTB。補償器140可以通過將輸出信號EQ_OUT及反相的輸出信號EQ_OUTB反相來驅動輸出數據DATA_OUT和DATA_OUTB。換句話說，補償器140可以驅動輸出數據DATA_OUT和DATA_OUTB使得輸出信號EQ_OUT可以降低反相的輸出數據DATA_OUTB的絕對電平，并且反相的輸出信號EQ_OUTB可以降低輸出數據DATA_OUT的絕對電平，由此減小輸出數據DATA_OUT和DATA_OUTB的擺動。
[0029]圖2是示意性地說明圖1所示的均衡器的電路圖。
[0030]參照圖2，均衡器130可以包括差分放大器210、開關220、第一電容器230和第二電容器240。
[0031 ] 差分放大器210可以通過差分放大輸入至其第一輸入端A的輸入數據DATA_IN而在其第一輸出端C輸出輸出信號EQ_OUT，并且通過差分放大輸入至其第二輸入端B的輸入數據DATA_INB而在其第二輸出端D輸出反相的輸出信號EQ_OUTB。當輸入數據DATA_IN的電壓電平高于反相的輸入數據DATA_INB的電壓電平時，差分放大器210可以將輸出數據DATA_OUT驅動至邏輯高電平并且將反相的輸出信號EQ_OUTB驅動至邏輯低電平。同樣，當反相的輸入數據DATA_INB的電壓電平高于輸入數據DATA_IN的電壓電平時，差分放大器210可以將輸出信號EQ_OUT驅動至邏輯低電平并且將反相的輸出信號EQ_OUTB驅動至邏輯高電平。
[0032]當時鐘CLK處于第二電平，即邏輯高電平時，以及當時鐘CLKB處于第一電平，即邏輯低電平時，開關220可以將第一輸出端C電聯接至第二輸出端D。因此，當時鐘CLK處于第二電平時，輸出信號EQ_OUT和反相的輸出信號EQ_OUTB可以被均衡。同時，當時鐘CLK處于第一電平時，開關220可以將第一輸出端C與第二輸出端D電分離。因此，當時鐘處于第一電平時，差分放大器210的放大結果可以被輸出為輸出信號EQ_OUT和EQ_OUTB。
[0033]第一電容器230可以與第一輸出端C電聯接，第二電容器240可以與第二輸出端D電聯接。電容器230和240可以消除來自輸出信號EQ_OUT和EQ_OUTB的偏移和隨機抖動。
[0034]圖3是不意性地說明圖1所不的驅動器的電路圖。
[0035]參照圖3，驅動器120可以包括第一差分比較單元310和第二差分比較單元320。
[0036]第一差分比較單元310可以將輸入數據DATA_IN與反相的輸入數據DATA_INB進行比較。當輸入數據DATA_IN的電壓電平比反相的輸入數據DATA_INB的電壓電平更高時，第一差分比較單元310可以將輸出數據DATA_OUT驅動至邏輯高電平，并且當反相的輸入數據DATA_INB的電壓電平高于輸入數據DATA_IN的電壓電平時，可以將輸出數據DATA_OUTA驅動至邏輯低電平。
[0037]第二差分比較單元320可以將輸入數據DATA_IN與反相的輸入數據DATA_INB進行比較。當輸入數據DATA_IN的電壓電平高于反相的輸入數據DATA_INB的電壓電平時，第二差分比較單元320可以將反相的輸出數據DATA_OUTB驅動至邏輯低電平，并且當反相的輸入數據DATA_INB的電壓電平高于輸入數據DATA_IN的電壓電平時，可以將反相的輸出數據DATA_OUTB驅動至邏輯高電平。
[0038]在圖3中示出的啟用信號ENB是用于啟用/停用驅動器120的信號。當啟用信號ENB處于邏輯低電平時，可以啟用和操作驅動器120。
[0039]圖3示出了用于驅動輸出數據DATA_OUT和DATA_OUTB的驅動器的示例，其設計修改對本領域技術人員是顯而易見的。
[0040]圖4是示意性地說明圖1所示的補償器140的電路圖。
[0041]參照圖4，補償器140可以包括第三差分比較單元410和第四差分比較單元420。
[0042]第三差分比較單元410可以將輸出信號EQ_OUT與反相的輸出信號EQ_OUTB進行比較。當反相的輸出信號EQ_OUTB的電壓電平高于輸出信號EQ_OUT的電壓電平時，第三差分比較單元410可以將輸出數據DATA_OUT驅動至邏輯高電平，當輸出信號EQ_OUT的電壓電平高于反相的輸出信號EQ_OUTB的電壓電平時，可以驅動輸出數據DATA_OUT至邏輯低電平。
[0043]第四差分比