一種采用漏極調制方式的脈沖功率放大器的制造方法
【技術領域】
[0001]本發明涉及雷達系統中的脈沖功率放大器，尤其是一種采用漏極調制方式的脈沖功率放大器。
【背景技術】
[0002]目前，雷達系統已廣泛應用在國防和民用產品中，對人們日常生活產生深遠的影響。脈沖功率放大器(Pulsed Power Amplifier, PPA)是雷達系統的關鍵模塊，決定了整個系統的性能。脈沖功率放大器是指在控制信號的作用下輸出間斷射頻信號的功率放大器。隨著雷達系統的性能越來越好，體積越來越小的發展趨勢，小面積、低損耗、高性能的脈沖功率放大器芯片成為近些年的研宄熱點。
[0003]脈沖功率放大器電路中，脈沖調制器電路的輸入脈沖信號包含高電平(有效電平)和低電平(無效電平)，當脈沖信號為高電平時，脈沖功率放大器處于發射狀態；當脈沖信號為低電平時，脈沖功率放大器處于接收狀態。將功率放大器的簡化成一個場效應管，脈沖調制器的實現方式包括柵極調制和漏極調制兩種。
[0004]如圖1所示，傳統的漏極調制脈沖功率放大器一般包括脈沖調制器電路和功率放大器電路兩個相對獨立的模塊。脈沖調制電路由單晶體管實現，脈沖信號控制晶體管的導通與關斷，從而控制功率放大器的工作狀態。功率放大器電路一般采用E類功率放大器結構。漏極調制脈沖功率放大器的優點在于:1)實現信號發射與信號接收的隔離，在等待接收信號時不受發射信號的干擾；2)在接收狀態下保證功率放大器電路不消耗功率。但這種傳統的脈沖調制電路主要存在的問題有:
[0005]第一是由于晶體管Mctrl導通電阻的存在，脈沖功率放大器存在額外的壓降和損耗。如圖1所示，電路的結點電壓Vddi的電壓幅度較電源電壓Vdd下降很多，特別是電源注入電流Id較大時。而電壓Vddi會直接影響輸出功率的大小。
[0006]第二是功率放大器電路存在直流偏置電路。傳統的脈沖功率放大器一般都忽視對偏置電路的控制，存在額外的損耗。
[0007]第三是為了得到高的輸出效率，功率放大器一般采用E類功率放大器結構。單級的E類功放可能存在輸出功率不夠，寄生參數對功率放大器設計影響較大。
[0008]第四是在E類功率放大器電路中漏極需要用到高頻扼流圈。高頻扼流圈一般采用片外電感實現，這就會帶來芯片引腳增多，應用成本上升等問題
【發明內容】
[0009]本發明是為了克服現有技術中的脈沖功率放大器之不足，提出一種采用漏極調制方式的脈沖功率放大器電路。能夠在不存在額外壓降和損耗的前提下實現脈沖信號控制功率放大器輸出，具有較高的輸出功率和功率附加效率。
【發明內容】
[0010]
[0011]為實現本發明的目的，采用的技術方案如下:一種采用漏極調制方式的脈沖功率放大器，包括脈沖調制電路和功率放大電路兩個電路模塊，脈沖信號控制脈沖調制電路中晶體管的導通與關斷，從而控制功率放大電路的工作狀態，其特征在于:將脈沖調制電路復用為功率放大電路的一部分，以解決傳統脈沖調制電路器中使用單個晶體管作為控制管引起的大壓降，從而導致輸出功率和效率的降低；包括具有中心抽頭的電感LD、驅動級放大電路、輸出級放大電路以及分別為輸出級放大電路及驅動級放大電路提供直流偏置的偏置電路I與偏置電路2，射頻差分輸入信號連接驅動級放大電路的同相輸入端和反相輸入端，驅動級放大電路輸出端將放大后的射頻信號通過電容耦合到輸出級放大電路的輸入端，最終輸出級放大電路輸出同相和反相兩路差分信號，其中:
[0012]偏置電路I包括NMOS管Ml、M2、M3和M4，電阻R2、R3、R7和R8 ；NM0S管Ml的源極接地，NMOS管Ml的柵極和漏極連接在一起構成MOS 二極管并與NMOS管M3的源極連接，NMOS管M3作為偏置電路I的控制管，其柵極連接脈沖控制信號Vem，，NMOS管M3的漏極連接電阻R3的一端和電阻R8的一端，電阻R3的另一端連接電感LD的一端，電感LD抽頭連接電源VDD ；同樣地，NMOS管M2的源極接地，NMOS管M2的柵極和漏極連接在一起構成MOS二極管并與NMOS管M4的源極連接，NMOS管M4亦作為偏置電路I的控制管，其柵極亦連接脈沖控制信號Vem，NMOS管M4的漏極連接電阻R2的一端和電阻R7的一端，電阻R2的另一端與電阻R3的另一端連接；
[0013]偏置電路2包括NMOS管M5、M6、M7和M8，電阻Rl、R4、R5和R6 ；NM0S管M6的源級接地，NMOS管M6的柵極和漏極連接在一起構成MOS 二極管并與NMOS管M8的源極連接，NMOS管M8作為偏置電路2的控制管，其柵極連接脈沖控制信號Vem，，NMOS管M8的漏極連接電阻Rl的一端和電阻R5的一端，電阻Rl的另一端連接偏置電路I中電阻R2和R3的另一端；同樣地，NMOS管M5的源極接地，NMOS管M5的柵極和漏極連接在一起構成MOS 二極管并與NMOS管M7的源極連接，NMOS管M7亦作為偏置電路2的控制管，其柵極亦連接脈沖控制信號Vem，NMOS管M7的漏極連接電阻R4的一端和電阻R6的一端，電阻R4的另一端連接電阻Rl的另一端；
[0014]驅動級放大電路包括NMOS管M9、M10、Mll和M12，電容Cl、C2、C3和C4 ；NM0S管M9的源級接地，NMOS管M9的柵極連接電容C2的一端和偏置電路2中電阻R6的另一端，電容C2的另一端作為差分信號的同相端連接射頻同相差分輸入信號INK，NMOS管M9的漏極與NMOS管Ml I的源極連接在一起構成共源共柵結構，NMOS管Ml I作為驅動級放大電路的控制管，其柵極接脈沖控制信號VCT[ NMOS管Mll的漏極連接電容C4的一端和偏置電路2中電阻R4的另一端，電容C4的另一端連接偏置電路I中電阻R8的另一端；同樣地，NMOS管MlO的源級接地，NMOS管MlO的柵極連接電容Cl的一端和偏置電路2中電阻R5的另一端，電容Cl的另一端作為差分信號的反相端連接射頻反相差分輸入信號INy NMOS管MlO的漏極與NMOS管M12的源極連接在一起構成共源共柵結構，NMOS管M12亦作為驅動級放大電路的控制管，其柵極亦連接脈沖控制信號VCT[ NMOS管M12的漏極連接電容C3的一端和連接電感LD的另一端，電感LD抽頭連接電源VDD，電容C3的另一端連接偏置電路I中電阻R7的另一端，NMOS管M9和Mll與NMOS管MlO和M12構成差分結構；
[0015]輸出級放大電路包括NMOS 管 M13、M14、M15 和 M16，電容 C5、C6、C7、C8、C9 和 C10，電感L1、L2，高頻扼流圈LRFCl和LRFC2 ；NMOS管M13的源級接地，NMOS管M13的柵極連接驅動級放大電路中電容C4與偏置電路I中電阻R8的連接端，NMOS管M13的漏極連接電容C6與C8的連接端和NMOS管M15的源級，NMOS管M13與M15構成共源共柵結構，NMOS管M15作為輸出級放大電路的控制管，其柵極連接脈沖控制信號VctkuNMOS管M15的漏極連接電感LI的一端、高頻扼流圈LRFCl的一端以及電容C8的另一端，電容C6的另一端接地，高頻扼流圈LRFCl的另一端連接電源VDD，電感LI的另一端通過電容ClO輸出射頻同相差分信號OUTR ；同樣地，NMOS管M14的源級接地，NMOS管M14的柵極連接驅動級放大電路中電容C3與偏置電路I中電阻R7的連接端，NMOS管M14的漏極連接電容C5與C7的連接端和NMOS管M16的源級，NMOS管M14與M16構成共源共柵結構，NMOS管M16亦作為輸出級放大電路的控制管，其柵極連接脈沖控制信號VctkuNMOS管M16的漏極電感L2的一端、高頻扼流圈LRFC2的一端以及電容C7的另一端，電容C5的另一端接地，高頻扼流圈LRFC2的另一端連接電源VDD，電感L2的另一端通過電容C9輸出射頻反相差分信號OUTL ；NM0S管M13和M15與NMOS管M14和M16構成差分結構，輸出級放大電路的同相輸入端是NMOS管M13的柵極，反相輸入端是NMOS管M14的柵極。
[0016]為避免由于采用片外電感帶來的芯片引腳增多，上述電路中的高頻扼流圈LRFCl和LRFC2采用片上鍵合線實現。
[0017]本發明的優點及顯著效果:
[0018](I)本發明采用了 MOS管復用的技術，將驅動級放大電路和輸出級放大電路的共源共柵結構的共柵管復用為脈沖功率放大電路的控制管，有效解決了傳統脈沖功率放大器電路中使用單個晶體管作為控制管引起的大壓降從而導致輸出功率和效率降低的問題。本發明充分利用共柵管作為控制管而不需要額外增加管子，沒有產生額外的壓降和損耗。對于偏置電路I和偏置電路2來說，在MOS 二極管和電阻分壓的結構上增加了一只控制管。通過這樣的設計，使脈沖控制信號為低電平時，同時關斷偏置電路1、偏置電路2、驅動級放大電路、輸出級放大電路，大大降低了脈沖功率放大器的功率損耗。
[0019](2)脈沖功率放大器的驅動級電路和輸出級電路均采用共源共柵結構，隔離度好，并利用共柵管作為脈沖信號控制管，節省晶體管的數量且不產生額外的壓降，有效解決傳統脈沖功率放大器電路中由于存在單獨的脈沖調制器帶來的功率損耗和額外壓降的問題。
[0020](3)設計了一種脈沖控制方案。從完整的脈沖功率放大器電路中可以看出，脈沖信號對驅動級電路、輸出級電路和偏置電路進行同步控制。當脈沖信號為低電平時，同時關斷驅動級電路、輸出級電路及偏置電路，降低功耗，解決傳統電路單元中偏置電路功率損耗的冋題。
[0021](4)高頻扼流圈LRFCl和LRFC2采用鍵合線實現，以獲得高Q值和良好的高頻性能。為了得到高的輸出效率，功率放大器一般采用E類功率放大器結構。在E類功率放大器電路中漏極需要用到高頻扼流圈，傳統設計中高頻扼流圈一般采用片外電感實現。在本發明中，高頻扼流圈采用片上鍵合線實現，避免了由于采用片外電感帶來的芯片引腳增多，應用成本上升等問題。
【附圖說明】
:
[0022]圖1是傳統漏極調制方式的脈沖功率放大器框圖；
[0023]圖2是本發明脈沖功率放大器的框圖；
[0024]圖3是本發明脈沖功率放大器的原理圖。
【具體實施方式】
[0025]參看圖2，本發明設有偏置電路1、偏置電路2、驅動級放