端、 所述第五輸出端，其中，所述軌到軌幅度調整單元用于對所述第三差分信號和所述第四差 分信號進行振幅轉換得到所述時鐘信號。
[0019] 進一步地，所述第三差分放大器包括：第十七晶體管，所述第十七晶體管的柵極為 所述第五輸入端、所述第十七晶體管的漏極為所述第十一輸出端；第十八晶體管，所述第 十八晶體管的柵極為所述第六輸入端、所述第十八晶體管的漏極為所述第十二輸出端；第 四恒流源，所述第四恒流源的一端與所述第十七晶體管和所述第十八晶體管的源極連接， 所述第四恒流源的另一端接地。
[0020] 進一步地，所述軌到軌幅度調整單元包括：第十九晶體管，所述第十九晶體管的柵 極為所述第十三輸入端；第二十晶體管，所述第二十晶體管的柵極為所述第十四輸入端； 第二十一晶體管和第二十四晶體管，構成第一組電流鏡；第二十二晶體管和第二十三晶體 管，構成第二組電流鏡；第二十五晶體管，為第一偏置電流源；第二十六晶體管，為第二偏 置電流源；其中，所述第二十三晶體管和所述第二十四晶體管只有一個晶體管中有鏡像電 流，所述第十九晶體管至所述第二十六晶體管構成一個軌到軌差分輸入輸出放大器，將前 一級的小擺幅差分信號進行進一步放大得到滿擺幅的輸出信號。
[0021] 在本發明的實施例中，差分放大器工作在小信號狀態，并采用兩級差分放大器和 有源反饋結構提高其小信號帶寬，進而減少了延遲誤差；此外，采用限幅措施，對比較器輸 出進行限幅，使其在線性區附近擺動，沒有過驅動過程，恢復速度快；解決上述現有技術中 時鐘信號發生電路的延遲誤差過大的問題；進一步，振蕩器的振幅和閾值電壓VT均由偏置 電流和電阻RL生成，而與電源電壓無關，使得電路工作電壓范圍大，時鐘頻率對電源的敏 感性低；此外，通過差分放大器對電容實現充放電，通過控制輸出擺幅，保證電流鏡工作在 飽和區，以保證電流的精確鏡像，從而使充放電電流大小均等于差分對的尾電流，進而振蕩 器輸出波形完全對稱，可直接獲得50%占空比的時鐘信號，無需額外的整形電路。
【附圖說明】
[0022] 構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實 施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：
[0023] 圖1是相關技術中基于比較器的時鐘信號發生電路的一種電路結構示意圖；
[0024] 圖2是相關技術中傳統結構信號波形示意圖；
[0025] 圖3是本發明實施例中的時鐘信號發生電路的一種可選的時電路結構示意圖；
[0026] 圖4是本發明實施例中的小信號放大單元的一種可選的時電路結構示意圖；
[0027] 圖5是本發明實施例中的延遲單元的一種可選的時電路結構示意圖；
[0028] 圖6是本發明實施例中的電平移位單元的一種可選的時電路結構示意圖；以及
[0029] 圖7是本發明實施例中的時鐘信號發生電路的一種可選的信號波形示意圖。
【具體實施方式】
[0030] 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結合實施例來詳細說明本發明。
[0031] 為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的 附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是 本發明一部分的實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術 人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本發明保護的范 圍。
[0032] 本發明實施例提供了一種時鐘信號發生電路，如圖3所示，該時鐘信號發生電路 包括：小信號放大單元302、延遲單元304、電平移位單元306。進一步，本實施例還分別提 供了小信號放大單元302、延遲單元304和電平移位單元306的一個可選的示例，如圖4至 圖6所示，其中，圖4至圖6中的晶體管Ml至M26分別表示第一晶體管至第二十六晶體管。
[0033] 在本發明實施例中，小信號放大單元302包括：用于輸入閾值電壓VT的第一輸入 端、用于輸入振蕩電壓Vosc的第二輸入端、用于輸出第一差分信號的第一輸出端、用于輸 出第二差分信號的第二輸出端，其中，上述小信號放大單元302用于根據上述閾值電壓VT 和上述振蕩電壓Vosc進行多級差分放大，以輸出組成第一差分對的上述第一差分信號和 上述第二差分信號。
[0034] 在本發明實施例中，延遲單元304包括：與上述第一輸出端連接的第三輸入端、與 上述第二輸出端連接的第四輸入端、用于將上述振蕩電壓Vosc輸出給上述第二輸入端的 第三輸出端、一端與上述第三輸出端連接的電容C0 (如圖5所示），其中，上述延遲單元304 用于根據上述第一差分信號和上述第二差分信號對上述電容C0進行充放電，并將上述電 容C0的上述一端的電壓作為上述振蕩電壓Vosc進行輸出。
[0035] 在本發明實施例中，電平移位單元306包括：與上述第一輸出端連接的第五輸入 端、與上述第二輸出端連接的第六輸入端、用于將上述閾值電壓VT輸出給上述第一輸入端 的第四輸出端、用于輸出時鐘信號CLK的第五輸出端，其中，上述電平移位單元304用于對 上述第一差分信號和上述第二差分信號進行差分放大，以輸出組成第二差分對的第三差分 信號和第四差分信號，并對上述第三差分信號和上述第四差分信號進行振幅轉換得到上述 時鐘信號，其中，上述閾值電壓VT為上述第三差分信號或上述第四差分信號的電壓，本實 施例的電路波形示意圖如圖7所示。
[0036] 以下結合附圖對小信號放大單元302的電路結構進行進一步描述。如圖4所示， 作為一種可選的方案，本實施例中的小信號放大單元302包括：第一級差分放大器10、第二 級差分放大器20、有源反饋單元30。
[0037] 在本發明實施例中，第一級差分放大器10(包括：晶體管M1，M2)包括：M2的柵極、 Ml的柵極、用于輸出第五差分信號的M2的漏極、用于輸出第六差分信號的Ml的漏極，其中， 上述第一級差分放大器用于對上述閾值電壓VT和上述振蕩電壓Vosc進行第一級差分放 大，以輸出組成第三差分對的上述第五差分信號和上述第六差分信號。
[0038] 在本發明實施例中，第二級差分放大器20(包括：晶體管M3和M4)包括：與上述 M2的漏極相連的M3的柵極、與上述Ml的漏極連接的M4的柵極、上述M3的漏極、上述M4的 漏極，其中，上述第二級差分放大器20用于對上述第五差分信號和上述第六差分信號進行 第二級差分放大，以輸出上述第一差分信號和上述第二差分信號。
[0039] 在本發明實施例中，有源反饋單元30(包括：晶體管M5，M6)包括：與上述M3的漏 極連接的M6的柵極、與上述M4的漏極連接的M5的柵極、與上述M2的漏極和上述M3的柵 極連接的M5的漏極、與上述Ml的漏極和上述M4的柵極連接的M6的漏極，其中，上述有源 反饋單元30用于將上述第一差分信號和上述第二差分信號反饋至第二級差分放大器的上 述M3的柵極和上述M4的柵極以構成電壓控制的電流反饋，降低上述第二級差分放大器輸 入端的交流小信號阻抗，從而提高系統帶寬。
[0040]作為一種可選的方案，如圖4所示，第一級差分放大器包括：Ml、M2、與上述Ml的 漏極連接的第一電阻RL1、與上述M2的漏極連接的第二電阻RL2,其中，上述Ml的柵極與上 述第二輸入端連接，上述M2的柵極與上述第一輸入端連接，上述Ml的漏極為上述第七輸出 端，上述M2的漏極為上述第六輸出端。
[0041] 作為一種可選的方案，如圖4所示，第二級差分放大器包括：M3、M4、與上述M3的漏 極連接的第三電阻RL3、與上述M4的漏極連接的第四電阻RL4,其中，上述M3的柵極作為上 述第七輸入端與上述M2的漏極連接，上述M4的柵極作為上述第八輸入端與上述Ml的漏極 連接，上述M3的漏極為上述第一輸出端、上述M4的漏極為上述第二輸出端。
[0042] 作為一種可選的方案，如圖4所示，有源反饋單元包括：M5,上述M5的柵極作為上 述第十輸入端與上述M4的漏極連接，上述M5的漏極作為上述第八輸出端與上述M2的漏極 連接；M6,上述M6的柵極作為上述第九輸入端與上述M3的漏極連接，上述M6的漏極作為上 述第九輸出端與上述Ml的漏極連接。有源反饋單元的結構可等效為電壓控制電流源，其作 用為檢測M3,M4漏極輸出電壓，并根據該電壓生成反饋電流注入第一差分對的輸出端，構 成電壓控制電流反饋。由反饋的基本原理可知，電壓電流反饋可以降低反饋節點的小信號 阻抗，即降低第一差分對的小信號輸出阻抗，而系統的帶寬取決于系統主極點的RC時間常 數，即第一差分對的小信號輸出阻抗與后級寄生電容的乘積。在后級寄生電容一定的情況 下，該反饋的引入可以有效降低第一差分對的小信號輸出阻抗，進而提高系統的帶寬。<