應用特征化路徑電路的動態調整電路及產生特征化路徑電路的方法
【技術領域】
[0001]本發明涉及一種數字電路，特別是一種應用特征化路徑電路的動態調整電路與產生特征化路徑電路的方法。
【背景技術】
[0002]低電壓集成電路具有消耗功率低的優點，然而在低電壓集成電路中，時常遇到因為臨界路徑電路的傳播延遲過長而導致整體集成電路的操作頻率必須被降低的問題。然而，因為臨界路徑電路的傳播延遲依據輸入以及操作狀態，并不是固定的。若是將整體集成電路的電源電壓提高以降低其傳播延遲，則可能降低能量的利用效率。因此，在低電壓的電路環境下，提高能量的利用效率是一個待解決的問題。
【發明內容】
[0003]有鑒于上述問題，本發明提出一種集成電路，包含:第一電路，該第一電路具有第一特征與外部控制信號；以及特征控制單元用以控制該外部控制信號。該特征控制單元包含:第二電路，該第二電路具有第二特征，該第二特征實質上與該第一特征成比例；特征監測器，用以監測該第二電路的運作行為，并據以產生調整信號；以及特征調整器，用以依據該調整信號調整該外部控制信號。
[0004]本發明還提出一種用以產生特征化電路的方法，包含:提供第一電路；分析該第一電路的第一特征；以及產生第二電路，該第二電路具有第二特征，該第二特征實質上與該第一特征成比例。
[0005]本發明又提出一種電路控制方法，包含:提供第一電路，該第一電路具有第一特征；提供第二電路，該第二電路具有第二特征，該第二特征實質上與該第一特征成比例；于該第一電路的時鐘信號的一工作周期內，監測該第二電路的運作行為；以及依據該運作行為調整該第一電路的外部控制信號。
【附圖說明】
[0006]圖1系依據本發明一實施例的動態調整電路的功能方塊圖。
[0007]圖2A系依據本發明一實施例中的臨界路徑電路元件示意圖。
[0008]圖2B系依據本發明一實施例中對應于圖2A的特征化路徑電路元件示意圖。
[0009]圖3A系依據本發明一實施例中原始輸出信號不發生延遲的狀況下，多個信號的時序圖。
[0010]圖3B系依據本發明一實施例中原始輸出信號發生延遲的狀況下，多個信號的時序圖。
[0011]圖4A系依據本發明一實施例中的動態電壓邏輯電路示意圖。
[0012]圖4B系依據本發明一實施例中的動態電壓邏輯電路示意圖。
[0013]圖5A系依據本發明一實施例中特征控制單元的功能方塊圖。
[0014]圖5B系依據本發明一實施例中特征控制單元的功能方塊圖。
[0015]圖6A系依據本發明一實施例的產生特征化路徑電路的方法流程圖。
[0016]圖6B系依據本發明一實施例中步驟S620的方法流程圖。
[0017]圖6C系依據本發明一實施例中步驟S621的方法流程圖。
[0018]圖6D系依據本發明一實施例中步驟S625的方法流程圖。
[0019]圖6E系依據本發明一實施例中步驟S629的方法流程圖。
[0020]圖7系依據本發明一實施例中的動態調整電路控制方法流程圖。
[0021]【附圖標記說明】
[0022]I集成電路
[0023]11臨界路徑電路
[0024]12特征控制單元
[0025]13特征化路徑電路
[0026]15特征監測器
[0027]1511?1515 延遲單元
[0028]1531 ?1535 比較器
[0029]155邏輯運算單元
[0030]17特征調整器
[0031]18緩存器
[0032]19緩存器
[0033]tl、t2時間點
[0034]VDDL、VSL 低電源電壓
[0035]VDDH、VSH 高電源電壓
【具體實施方式】
[0036]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明作進一步的詳細說明。
[0037]本發明的一個或多個實施例中，提出一種動態調整電路。于此動態調整電路中，一個特征化路徑電路被用來呈現一個臨界路徑電路是否符合電路的功能需求。
[0038]當特征化路徑電路呈現出臨界路徑電路的第一特性不符合電路特性需求時，藉由提尚臨界路徑電路的電源電壓(supply voltage, VDD)、提尚臨界路徑電路中的N型晶體管的基極電壓(body bias voltage, VB)及/或降低臨界路徑電路中的P型晶體管的基極電壓，來降低臨界路徑電路的路徑傳播延遲，或是提高臨界路徑電路的第一特性。藉此避免組合邏輯電路的原始輸出信號發生延遲或使前述第一特性符合電路特性需求。同時本發明的多個實施例也提出一種產生前述特征化路徑電路的方法。
[0039]請參照圖1，其系依據本發明一實施例的動態調整電路的功能方塊圖。如圖1所示，集成電路I包含用來達到特定功能的電路，其中包含有至少一個臨界路徑電路11 (第一電路)。并如圖1下方所示，集成電路I包含一個特征控制單元12，其中包含有特征化路徑電路13 (第二電路)、特征監測器15與特征調整器17。
[0040]特征調整器17的輸出端耦接至臨界路徑電路11，其輸入端耦接至特征監測器15。此外，多個電源電壓VDDl?VDD3及/或多個基極參考電壓VBRl?VBR3被耦接至特征調整器17。依據從特征監測器15所送來的調整信號，特征調整器17將其中一個電源電壓及/或一個基極參考電壓耦接至臨界路徑電路11。于此實施例中，前述提供給臨界路徑電路11的電源電壓及/或基極參考電壓可被視為臨界路徑電路11的外部控制信號，并且其系用以調整臨界路徑電路11的第一特征。雖然本發明揭示了一個臨界路徑電路11與一個特征化路徑電路13的例子，然而并非限制本發明的范疇，凡是應用本發明中特征化路徑電路13的概念的任何應用，都屬與本發明欲保護的范圍。
[0041]臨界路徑電路11與集成電路I中的其它非臨界路徑電路被設計來依據集成電路I的至少一個輸入信號產生一個或多個輸出信號。其中每個輸入信號到相關的一個原始輸出信號都有一個信號路徑，此信號路徑會包含多個邏輯閘元件。因此，集成電路I包含多個信號路徑，而其中有至少一個信號路徑的路徑傳播延遲(path propagat1n delay)大于一個延遲門坎值，這樣的信號路徑就是臨界路徑電路。
[0042]于本實施例中，每個臨界路徑電路11包含一個或多個邏輯閘元件，每個邏輯閘元件可以包含一個或多個第一類金屬半導體氧化物場效晶體管(metal-oxidesemiconductor field effect transistor，MOSFET 或簡稱 MOS)。
[0043]于另一實施例中，操作功率大于或小于功率門坎值的一個信號路徑可以被視為臨界路徑電路11。宄竟是以操作功率大于功率門坎值者為臨界路徑電路11，還是以操作功率小于功率門坎值者為臨界路徑電路11端視電路的需求而定，本發明并不加以限定。而于再一實施例中，噪聲容限小于噪聲容限門坎值的信號路徑可以被視為臨界路徑電路11。
[0044]特征化路徑電路13 (characterized critical path circuit, CCP circuit)與臨界路徑電路11具有至少一個相同或相似的特性，因此可被用以依據輸入信號產生特征化輸出信號，以呈現臨界路徑電路11的表現。于一個實施例中，特征化路徑電路13具有與臨界路徑電路11相似的特性，但是具有較短的路徑傳播延遲，因此可以用特征化路徑電路13來仿真或者預測臨界路徑電路11的運作是否能滿足電路需求，也就是是否臨界路徑電路11傳播延遲符合電路需求。
[0045]于另一個實施例中，特征化路徑電路13由于具有臨界路徑電路11中的多種邏輯閘(邏輯柵)元件各一個以上，因此可以被用來判斷臨界路徑電路11的抗噪能力或者說噪聲容限(noise margin)是否足夠。而整個系統對于臨界路徑的原始