低功率的靜電放電魯棒的線性驅動器的制造方法
【專利說明】
【背景技術】
[0001]傳統的輸入-輸出(I/O)驅動器使用高電阻式CPR(成本精確電阻器(costprecis1n resistor)或多晶娃電阻器(poly resistor)以實現驅動器線性化。因此，大PMOS和NMOS晶體管以及并聯CPR被用于實現低驅動器輸出阻抗(例如，50 Ω驅動器阻抗)。大PMOS和NMOS器件遭受柵極漏電流而降低功率特性。減小驅動器尺寸的一種方法是使用低電阻式電阻器。然而，使用低電阻式電阻器會降低驅動器的線性度，其對信號的完整性產生負而影響。
【附圖說明】
[0002]依據以下給出的詳細說明和本公開內容的不同實施例的附圖會更充分地理解本公開內容的實施例，然而其不應認為是將本公開內容局限于特定的實施例，而僅僅是用于解釋和理解。
[0003]圖1顯示了帶有大電阻器和驅動晶體管的驅動器。
[0004]圖2顯示了根據本公開內容的一個實施例的低功率的靜電放電(ESD)魯棒的驅動器的高級架構。
[0005]圖3顯示了根據本公開內容的一個實施例的低功率的ESD魯棒的驅動器的電路。
[0006]圖4-5顯示了根據本公開內容的一個實施例的用于低功率的ESD魯棒的驅動器的前級驅動器。
[0007]圖6顯示了根據本公開內容的一個實施例的用于說明低功率的ESD魯棒的驅動器的IV(電流-電壓)曲線和線性電阻器的圖。
[0008]圖7顯示了根據本公開內容的一個實施例的帶有補償的低功率的ESD魯棒的驅動器的電路。
[0009]圖8顯示了根據本公開內容的一個實施例的帶有共源共柵的低功率的ESD魯棒的驅動器的電路。
[0010]圖9顯示了根據本公開內容的一個實施例的具有低功率的ESD魯棒的驅動器的智能設備或計算機系統或SoC(片上系統)。
【具體實施方式】
[0011]圖1顯示了帶有大電阻器和驅動晶體管的驅動器100。驅動器100包括具有P型晶體管MPl和MP2的P型上拉驅動器，具有η型晶體管麗I和麗2的η型下拉驅動器，CPR以及耦合到焊盤的靜電放電(ESD) 二極管Dl和D2。這里，CPR非常大(例如，2kQ)并且提供必要的阻抗線性度。使上拉和下拉驅動器晶體管變大(即，更大的W/L)以適應大的CPR。上拉和下拉驅動器的組合以及CPR導致大的面積。大的上拉和下拉驅動器導致從動態轉換和靜態柵極漏電流中耗散的大功率。
[0012]一些過程節點提供了低電阻式的鎮流電阻器，其可減小由CPR使用的總體面積。然而，低電阻式的鎮流電阻器可降低驅動器100的線性度。降低的阻抗線性度轉化成信號完整性的問題(例如，過沖、下沖、回鈴、降低的電壓和時間余量等)。
[0013]實施例提供了不使用高電阻式的驅動器電阻器的驅動器線性度。實施例提供了驅動器線性化設計，該驅動器線性化設計是ESD魯棒的且可以被補償以用于高速精度應用。實施例使用的驅動器設計的尺寸比圖1的驅動器小大約一個數量級，同時實施例為高品質的信號完整性提供必要的線性度。
[0014]在下文描述中，探討了大量細節，以提供對本發明實施例的更透徹的解釋。然而，對本領域技術人員來說，可以在沒有這些具體細節的情況下實施本發明的實施例是顯而易見的。在其它實例中，以方框圖的形式而不是以細節的形式來示出公知的結構和設備，以避免使本發明的實施例難以理解。
[0015]注意，在實施例的對應附圖中，用線來表示信號。一些線較粗，以表示更多構成的信號路徑，和/或一些線的一個或多個末端具有箭頭，以表示主要信息流向。這些表示不是想要進行限制。事實上，結合一個或多個示例性實施例使用這些線有助于更容易地理解電路或邏輯單元。任何所代表的信號(由設計需求或偏好所決定)實際上可以包括可以在任意一個方向傳送的并且可以以任何適當類型的信號方案實現的一個或多個信號。
[0016]貫穿整個說明書，以及在權利要求書中，術語“連接”表示在沒有任何中間設備的情況下所連接的物體之間的直接電氣連接。術語“耦合”表示所連接的物體之間的直接電氣連接或通過一個或多個無源或有源的中間設備的間接連接。術語“電路”表示被設置為彼此配合以提供所期望的功能的一個或多個無源和/或有源部件。術語“信號”表示至少一個電流信號、電壓信號或數據/時鐘信號。“一個”，“一種”及“所述”的含義包括復數的引用。“在......中”的含義包括“在......內”和“在......上”。
[0017]術語“縮放”通常指的是將設計(原理圖及布局)從一種工藝技術轉換為另一種工藝技術。術語“縮放”通常也指的是在同一個工藝節點內將布局和設備的尺寸縮小。術語“基本上”、“接近”、“近似”、“附近”、“大約”等通常指的是在目標值的+/-20%以內。
[0018]除非另外規定，否則使用序數形容詞“第一”、“第二”及“第三”等來描述共同的對象，僅表示指代相同對象的不同實例，而并不是要暗示這樣描述的對象必須采用給定的順序，無論是時間地、空間地、排序地或任何其它方式。
[0019]出于實施例的目的，晶體管是金屬氧化物半導體(MOS)晶體管，其包括漏極端子、源極端子、柵極端子以及體端子。晶體管也包括三柵級晶體管和鰭式場效應晶體管。源極端子和漏極端子可以是相同的端子并且在本文中互換地進行使用。本領域技術人員將意識到，可以在不脫離本發明范圍的情況下使用其它晶體管，例如雙極結型晶體管一一BJTPNP/NPN、BiCMOS、CMOS、eFET等。術語“MN”表示η型晶體管(如NMOS, NPN BJT等)并且術語“ΜΡ”表示P型晶體管(如PMOS, PNPBJT等)。
[0020]圖2顯示了根據本公開內容的一個實施例的低功率的ESD魯棒的驅動器的高級構架200。構架200包括P型上拉驅動器201，η型下拉驅動器202，η型線性化電路203以及P型線性化電路204。在一個實施例中，η型線性化電路203包括用作上拉二極管的η型器件。在一個實施例中，P型線性化電路204包括用作下拉二極管的P型器件。這里術語“線性化電路”指代使得驅動器的操作條件阻抗線性化的裝置。在一個實施例中，構架200進一步包括與焊盤耦合的ESD 二極管Dl 205和ESD 二極管D2 206。
[0021]在一個實施例中，架構200包括用于將pdata傳輸到p型上拉驅動器201的P前級驅動器207 ；以及將ndata傳輸到η型下拉驅動器202的N前級驅動器208。在一個實施例中，修正P前級驅動器207以為η型線性化電路203產生控制信號，使得其用作二極管。在一個實施例中，修正N前級驅動器208以為P型線性化電路204產生控制信號，使得其用作二極管。
[0022]盡管參考共同一個I/O驅動器中的η型和P型線性化電路論述了實施例，但在一個實施例中，η型或P型線性化電路可以被用于實現I/O驅動器的期望的線性化。
[0023]在一個實施例中，構架200包括用于補償上拉驅動器的過程、溫度和電壓(PVT)變化的第一補償單元209。在一個實施例中，第一補償單元209也用于調節η型線性化電路203中的補償使能器件的強度。在一個實施例中，第一補償單元209也用于調節P型線性化電路204中的補償使能器件的強度。
[0024]在一個實施例中，構架200包括用于補償下拉驅動器202的PVT變化的第二補償單元210。在一個實施例中，第二補償單元210也用于調節η型線性化電路203中的補償使能器件的強度。在一個實施例中，第二補償單元210也用于調節P型線性化電路204中的補償使能器件的強度。通過導通/關斷并聯耦合的晶體管來調節補償使能器件的強度以實現期望的阻抗線性化。例如，調節補償使能器件的強度以實現焊盤處的50 Ω s阻抗。
[0025]在一個實施例中，構架200包括用于分別調節η型線性化電路203和ρ型線性化電路204中的補償使能器件的強度的專用補償單元。例如，在一個實施例中，構架200包括用于調節η型線性化電路203中的補償使能器件的強度的第三補償單元211。在一個實施例中，構架200包括用于調節ρ型線性化電路204中的補償使能器件的強度的第四補償單元 212。
[0026]圖3顯示了根據本公開內容的一個實施例的低功率的ESD魯棒的驅動器的電路300。指出圖3的具有與任意其他圖的元件一致的參考標記(或名稱)的那些元件可以以任意類似于被描述的方式操作或運行，但不限于這樣。
[0027]在一個實施例中，ρ型上拉驅動器201包括與低電阻式電阻器R2串聯耦合的ρ型MPl和ρ型ΜΡ2器件。在這個實施例中，ΜΡ2的柵極端由“ppre”控制，“ppre”是由P前級驅動器207產生。在一個實施例中，MP2的漏極端耦合到電阻器R2的一端，同時電阻器R2的另一端耦合到焊盤。在一個實施例中，MPl用于補償ρ型上拉驅動器201的PVT變化以保持焊盤處的上拉輸出阻抗。在這個實施例中，MPl的柵極端由pstr〈x>控制，pstr〈x>是第一補償單元209的輸出，其中“X”是比I大的整數。這里，pstr<x>通過導通/關斷并聯的晶體管來調節MPl的強度。
[0028]在一個實施例中，η型下拉驅動器202包括與低電阻式電阻器R2串聯耦合的η型麗I和η型麗2器件。在這個實施例中，麗2的柵極端由“npre”控制，“npre”是由N前級驅動器208產生。在一個實施例中，MN2的漏極端親合到電阻器R2的一端，電阻器R2的這一端還耦合到MP2的漏極端。在一個實施例中，MNl用于補償η型下拉驅動器202的PVT變化以保持焊盤處的下拉輸出阻抗。在這個實施