基于鎖存器的單調斜坡信號發生裝置及方法
【技術領域】
[0001]本發明涉及的是一種固態集成電路設計領域中的CMOS(互補金屬氧化物半導體)圖像傳感器的技術，具體是一種使用鎖存器去傳輸啟動信號進而產生單調斜坡信號的裝置及方法。
【背景技術】
[0002]在常規的CMOS圖像傳感器中，VRAMP(單調斜坡電壓信號)通常被用作讀出電路的比較基準電壓。VRAMP信號常常必須橫跨整個芯片，以便提供必要的參考電壓給所有的讀出電路。所以斜坡訊號產生電路模塊需要被用來生成一個通用的VRAMP信號。該VRAMP信號發生器的性能是至關重要的，因為VRAMP信號的質量直接影響的CMOS圖像傳感器的性能。一個線性度差的VRAMP信號會造成CMOS圖像傳感器非線性的增益，而一個具有較強的電源干擾毛刺的VRAMP信號將導致圖像丟失位效果，既極大地影響了 CMOS圖像傳感器的圖像質量。
[0003]在固態集成電路，制造面積和功耗是關鍵。具有低功耗，小的版圖設計區域的VRAMP信號發生器是自然需要的。此外，實現低噪音，低干擾毛刺和良好線性度但是同時擁有小的版圖區域或功率消耗的VRAMP信號發生器難度更高。
[0004]經過對現有技術的檢索發現，中國專利文獻號CN101179272公開(公告)日2008.05.14，公開了一種斜坡波發生電路和AD變換器，該技術包含:在每個一定時間中發生一定電荷的電荷供給部；蓄積從上述電荷供給部發生的電荷并變換為電壓的積分電路；以及將衰減了上述積分電路的輸出電壓的噪聲值的電壓輸出到輸出端子的衰減部。但該技術由于采用了使用放大器積分器，使得其噪聲較大；相應為了減低噪音，該技術需要適配體積較大的積分器電容，從而導致整體器件的體積以及非均勻的壓降難以滿足工業需要。
【發明內容】
[0005]本發明針對現有技術存在的上述不足，提出一種基于鎖存器的單調斜坡信號發生裝置及方法，通過邏輯均勻分布的基礎電流單元使用鎖存器去傳輸啟動信號進而產生一單調斜坡信號，且其斜率、頻率和單調斜坡信號的偏移量可以被編程，調整和通過外部信號所控制。
[0006]本發明是通過以下技術方案實現的:
[0007]本發明涉及一種基于鎖存器的單調斜坡信號發生裝置，具體為斜坡電壓發生器，包括:電流單元模塊、負載模塊和控制模塊，其中:斜坡電壓發生器的VRAMP輸出端分別與電流單元模塊和負載模塊相連，控制模塊接收控制信號并分別向電流單元模塊和負載模塊輸出電流單元模塊控制信號和負載控制信號。
[0008]所述的電流單元模塊包括若干電流源區塊構成的斜坡生成部分和偏移量生成部分。
[0009]所述的斜坡生成部分包括一電流單元陣列，該電流單元陣列包括基本電流單元陣列和鎖存器鏈，其中:每個基本電流單元有兩個輸入端，分別接收電流單元使能信號和電流單元偏置信號；鎖存器鏈中除了第一級鎖存器之外，每個鎖存器的輸入即為前一級鎖存器的輸出。
[0010]用于對VRAMP輸出端施加偏移的偏移量生成部分中包括一個由若干基礎電流單元組成的電流單元陣列，該偏移量生成部分中的電流單元使能信號和電流單元偏置信號均可由電流單元模塊控制信號獨立控制。
[0011]所述的電流單元模塊中所有基礎電流單元均由電流單元模塊控制信號單獨控制且輸出端與VRAMP輸出端相連。
[0012]本發明涉及上述斜坡電壓發生器的斜坡信號發生方法，包括:
[0013]I)通過鎖存器在斜坡生成部分中傳輸斜坡使能信號，從而在所述斜坡電壓發生器的輸出端調整單調斜坡信號的斜率；
[0014]2)調整所述斜坡電壓發生器的輸出端的輸出信號的偏置大小或偏置類型。
【附圖說明】
[0015]圖1為本發明結構示意圖。
[0016]圖2是電流單元模塊的結構示意圖。
[0017]圖3是基礎電流單元的結構示意圖。
【具體實施方式】
[0018]下面對本發明的實施例作詳細說明，本實施例在以本發明技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護范圍不限于下述的實施例。
實施例1
[0019]如圖1所示，本實施例斜坡電壓發生器10包括:電流單元模塊12、負載模塊14和控制模塊16，其中:斜坡電壓發生器10的VRAMP輸出端11分別與電流單元模塊12和負載模塊14相連，該斜坡電壓發生器由控制信號13實現對其內部所有的功能模塊的控制。
[0020]所述的電流單元模塊12包括若干電流源區塊，這些電流源區塊為了不同的目的，分為兩種類型的:分別是斜坡生成部分15和偏移量生成部分18。在電流單元模塊12中所有的電流區段應是邏輯上的均勻分布的，但在物理性質上在電流單元模塊12電源流單元鏈段可以是以任何順序或排列。
[0021]所述的負載模塊14的總的等效電阻負載可以通過改變負載控制信號19實現。負載變化可以是二進制加權的變化，并且可以使用負載控制信號19來編程調整。
[0022]所述的控制信號13包含模擬和/或數字形式的控制指令并作為控制模塊16的輸入，該控制模塊16分別輸出電流單元模塊控制信號17和負載控制信號19，對應控制電流單元模塊12和負載模塊14。
[0023]所述的電流單元模塊控制信號17和負載控制信號19可以是任何模擬和/或數字形式的控制指令。
[0024]如圖2所示，斜坡生成部分15中包括了一個電流單元陣列21，該電流單元陣列21包括基礎電流單元22陣列和鎖存器鏈23。
[0025]每個基礎電流單元22有兩個輸入端:電流單元使能信號28和電流單元偏置信號27。
[0026]在鎖存器鏈23中，除了第一級鎖存器29之外，每個鎖存器29的輸入即為前一級鎖存器29的輸出26。
[0027]斜坡初始信號25輸入到第一級鎖存器29中，每級鎖存器29均由斜坡時鐘信號24控制。
[0028]所述的鎖存器鏈23中的鎖存器29可采用任何具有兩個穩定狀態并可以保持和儲存當前狀態的器件。
[0029]所述的鎖存器29可以是單邊或雙邊取樣鎖存器29，也可以是上升沿或下降沿觸發。
[0030]所述的斜坡生成部分15中的電流單元陣列21的每個電流單元使能信號28即為鎖存器鏈23的每級鎖存器的對應輸出。
[0031]用于對VRAMP輸出端11施加偏移的偏移量生成部分18中包括一個由若干基礎電流單元22組成的電流單元陣列21，該偏移量生成部分18由于沒有鎖存器鏈，因此其中的電流單元使能信號28和電流單元偏置信號27均可由電流單元模塊控制信號17分別單獨控制，故而可以通過調整偏移量生成部分18中的電流單元使能信號28和電流單元偏置信號27實現對所生成偏移量的幅值和時序的控制。
[0032]上述電流單元模塊12中所有基礎電流單元22均由電流單元模塊控制信號17單獨控制且輸出端與VRAMP輸出端11相連。
[0033]此外，如圖3所示，為基礎電流單元22的具體結構。本實施例為簡化起見，采用PMOS晶體管作為電流單元偏壓晶體管31和電流單元選擇晶體管32。在不同的應用和用途情況下，電流單元偏壓晶體管31和電流單元選擇晶體管32的類型和尺寸可以相應調整。
[0034]為實現進一步抑制卩栄音，上述基礎電流單兀22中可以進一步增加串聯的晶體管，并構成共源共柵電流鏡結構。
[0035]所述的電流單元偏壓晶體管31的源極與電源電壓36相連，電流單元偏壓晶體管31的漏極與電流單元選擇晶體管32的源極相連，電流單元選擇晶體管32的漏極與VRAMP輸出端11相連，電流單元偏壓晶體管31和電流單元選擇晶體管32的柵極分別通過電流單元偏置信號27和電流單元使能信號28控制。
[0036]更詳細地，如圖1、圖2和圖3所示，通過調節從VRAMP輸出端11流過負載模塊14的電流大小可以實現對VRAMP輸出端11的電壓電平的控制，即增大流過負載模塊14的電流將抬高VRAMP輸出端11的電壓電平，反之減小流過負載模塊14的電流將降低VRAMP輸出端11的電壓電平。因此VRAMP輸出端11的單調斜坡信號可以通過逐漸增大或減小從VRAMP輸出端11流至負載模塊14的電流實現。
[0037]所述的逐漸增大或減小從VRAMP輸出端11流至負載模塊14的電流通過增大或減小連接到節點VRAMP輸出端11的基礎電流單元22數目來實現，具體地，本實施例中是通過在斜坡生成部分15中的鎖存器鏈23傳輸斜坡初始信號25得以實現:通過斜坡初始信號25在鎖存器鏈23中逐級傳輸，并對每一級鎖存器29中基礎電流單元22內的電流單元使能信號28進行設置/取消，從而使得電流單元陣列21中連接到節點VRAMP輸出端11的基礎電流單元22的個數的單調遞增或減少、線性或非線性。
[0038]通過鎖存器在斜坡生成部分15中傳輸斜坡初始信號25而在VRAMP輸出端11的單調斜坡信號的斜率可以由以下諸多因素來調整:
[0039]I)調整在斜坡生成部分15的電流單元陣列21中基礎電流單元22的基極電流，具體通過以下任意一種方式:
[0040]a.通過調節斜坡生成部分15里的電流單元偏置信號27的電壓電平；
[0041]b.通過改變斜坡生成部分15中電流單元偏壓晶體管31的大小。
[0042]c.通過改變在斜坡生成部分15中每級所存器29里連通的基礎電流單元22的數目。
[0043]2)變更VRAMP信號的時長，具體通過以下任意一種方式:
[0044]a.通過調整在鎖存器鏈23內信號的傳輸速度，即:
[0045]1.調整斜坡時鐘信號24的頻率，或
[0046]i1.調整斜坡初始信號25的時長。
[0047]b.通過改變斜坡生成部分15的電流單元陣列21中基礎電流單元22的數目。
[0048]3)變更負載模塊14的等效總電阻值。