D/a轉換器的控制方法和d/a轉換器、a/d轉換器的控制方法和a/d轉換器的制造方法
【技術領域】
[0001]本發明涉及一種D/Α轉換器的控制方法和D/Α轉換器、Α/D轉換器的控制方法和Α/D轉換器，更詳細地說涉及將數字輸入信號轉換為模擬輸出信號的D/Α轉換器的控制方法和D/Α轉換器、將模擬輸入信號轉換為數字輸出信號的Α/D轉換器的控制方法和Α/D轉換器。
【背景技術】
[0002]一般，在音頻領域中使用的數字/模擬轉換器(D/Α轉換器)中，對失真的要求嚴格，模擬輸出信號的很少的轉換誤差就會造成特性惡化。
[0003]在這種數字/模擬轉換器中，與數字輸入信號的信號水平相應地對電容元件充電，運算放大器與該電容元件的充電電壓相應地輸出模擬輸出信號。在具有這樣的結構的數字/模擬轉換器中，為了實現低失真，構成為在電容元件和運算放大器的連接時，將數字輸入信號的輸入端子和電容元件之間與運算放大器的輸出端子連接起來，例如在專利文獻I中被公開。
[0004]另外，現在，在對D/Α轉換器的低失真的要求逐漸增強的狀況下，作為用于實現D/A轉換器的低失真的普通方法，例如能夠列舉向MOS開關的控制部添加自舉電路來抑制因MOS開關的導通電阻的非線性而產生的失真(η次諧波)的方法。
[0005]例如，專利文獻2所記載的技術涉及一種電子電路中的低失真采樣和保持電路，因此在該專利文獻2中，公開了以下內容:包含開關，該開關具備連接在輸入節點Vin和輸出節點Vtm之間的電流路徑，電容器與輸出節點Vtot連接，在多個器件中包含連接在輸入節點Vin和供給電壓節點Vdd之間的電流路徑，例如在第一開關的控制端子和多個器件的控制端子之間連接包含自舉/電容器那樣的自舉電路。
[0006]專利文獻1:特開平11-55121號公報(專利第3852721號)
[0007]專利文獻2:特開2002-43908號公報
【發明內容】
_8] 發明要解決的問題
[0009]但是，在上述的專利文獻I所記載的技術中，存在以下的問題，即，由于構成將電容元件和輸出端子連接起來的開關的MOS晶體管的導通電阻值變動而瞬態特性變化，由此失真特性劣化。
[0010]另外，上述專利文獻2是通過減少系統的非線性來抑制既存的η次諧波的方法，但存在為了抑制既存的η次諧波而需要自舉電路等大規模電路的問題。
[0011]本發明就是鑒于這樣的問題而提出的，其目的在于提供一種不使用自舉電路等大規模電路就能夠抑制既存的η次諧波的D/Α轉換器的控制方法和D/Α轉換器、以及Α/D轉換器的控制方法和Α/D轉換器。_2] 用于解決問題的方案
[0013]根據本發明的一個形式，以以下的事項作為特征。
[0014](I)在能夠抑制模擬輸出信號的既存的η次諧波(η為2以上的整數)的產生的D/Α轉換器的控制方法中，包括以下步驟:產生任意的η次諧波；使上述任意的η次諧波與具有上述既存的η次諧波的模擬輸出信號重疊。
[0015](2)在(I)中，上述任意的η次諧波與上述既存的η次諧波的相位相反。
[0016](3)在⑴或⑵中，通過控制在上述模擬輸出信號中出現的開關噪聲來產生上述任意的η次諧波。
[0017](4)在(I)或(2)中，通過控制上述模擬輸出信號的變化定時來產生上述任意的η次諧波。
[0018](5)在(I)或(2)中，通過控制上述模擬輸出信號的上升沿時間來產生上述任意的η次諧波。
[0019](6)在⑴或⑵中，通過控制上述D/Α轉換器的D/Α轉換部中的用于開始積分階段的開關的控制信號的定時來產生上述任意的η次諧波。
[0020](7)在⑴或⑵中，通過控制上述D/Α轉換器的D/Α轉換部中的用于開始積分階段的開關的控制信號的上升沿時間來產生上述任意的η次諧波。
[0021](8)在⑴或⑵中，上述D/Α轉換器的D/Α轉換部中的用于開始積分階段的開關是CMOS開關，控制PMOS和NMOS的至少一方的控制信號的定時。
[0022](9)在能夠抑制模擬輸出信號的既存的η次諧波(η為2以上的整數)的產生的D/Α轉換器中，具備將輸入的數字信號轉換為模擬信號的D/Α轉換部，該D/Α轉換部產生任意的η次諧波，并使上述任意的η次諧波與具有上述既存的η次諧波的模擬輸出信號重疊。
[0023](10)在(9)中，上述任意的η次諧波與上述既存的η次諧波的相位相反。
[0024](11)在(9)或(10)中，上述D/Α轉換部具備:積分電容；用于開始積分階段的開關；運算放大器，其在上述積分階段中能夠通過上述積分電容將該運算放大器的輸出端子和反轉輸入端子連接起來；以及控制部，其任意地控制上述D/Α轉換部的積分階段的定時。
[0025](12)在(11)中，上述控制部使上述開關的控制信號的定時可變。
[0026](13)在(11)中，上述控制部使上述開關的控制信號的上升沿時間可變。
[0027](14)在(11)中，上述開關是CMOS開關，上述控制部使PMOS和匪OS的至少一方的導通定時可變。
[0028](15) 一種D/Α轉換器，其具備:D/A轉換部，其具備運算放大器以及反饋開關，該反饋開關包含PMOS晶體管和與上述PMOS晶體管并聯連接的NMOS晶體管且設置在上述運算放大器的反饋部；以及控制部，其使上述PMOS晶體管和NMOS晶體管的至少一方的導通定時可變。
[0029](16)在(15)中，上述控制部使上述PMOS晶體管的導通定時與上述NMOS晶體管的導通定時任意地錯開。
[0030](17)在能夠抑制數字輸出信號的既存的η次諧波(η為2以上的整數)的產生的Α/D轉換器的控制方法中，包括以下步驟:產生任意的η次諧波；使上述任意的η次諧波與具有上述既存的η次諧波的數字輸出信號重疊。
[0031](18)在(17)中，上述任意的η次諧波與上述既存的η次諧波的相位相反。
[0032](19)在能夠抑制上述數字輸出信號的既存的η次諧波(η為2以上的整數)的產生的Α/D轉換器中，具備將輸入的模擬信號轉換為數字信號的Α/D轉換部，該Α/D轉換部產生任意的η次諧波，并使上述任意的η次諧波與具有上述既存的η次諧波的數字輸出信號重疊。
[0033](20)上述任意的η次諧波與上述既存的η次諧波的相位相反。
[0034]發明的效果
[0035]根據本發明的一個形式，具備將輸入的數字信號轉換為模擬信號的D/Α轉換部，該D/Α轉換部產生任意的η次諧波，使任意的η次諧波與具有既存的η次諧波的模擬輸出信號重疊，因此能夠實現不使用自舉電路等大規模電路就能夠抑制既存的η次諧波的D/A轉換器的控制方法和D/Α轉換器。
[0036]另外，具備將輸入的模擬信號轉換為數字信號的Α/D轉換部，該Α/D轉換部產生任意的η次諧波，使任意的η次諧波與具有既存的η次諧波的數字輸出信號重疊，因此能夠實現不使用自舉電路等大規模電路就能夠抑制既存的η次諧波的Α/D轉換器的控制方法和A/D轉換器。
【附圖說明】
[0037]圖1是用于說明本發明的D/Α轉換器的實施方式的框圖。
[0038]圖2是用于說明本發明的D/Α轉換器的其他實施方式的框圖。
[0039]圖3是用于說明圖1所示的D/Α轉換器的D/Α轉換部的電路結構圖。
[0040]圖4是用于說明圖3所示的D/Α轉換部的采樣階段的電路結構圖。
[0041]圖5是用于說明圖3所示的D/Α轉換部的積分階段的電路結構圖。
[0042]圖6的(a)?(d)是表示圖4和圖5所示的采樣階段和積分階段中的開關時序和輸出波形的圖。
[0043]圖7的(a)?(C-2)是表示模擬輸出信號的輸出波形和η次諧波之間的關系的圖。
[0044]圖8是用于說明圖1所示的D/Α轉換器的D/Α轉換部的電路結構圖。
[0045]圖9是用于說明控制圖8所示的D/Α轉換部的反饋開關的控制信號的接通定時的控制電路的電路結構圖。
[0046]圖10是用于說明圖9所示的控制電路的可變電阻的電路結構圖。
[0047]圖11的(a)?(e)是表示采樣階段和積分階段中的開關時序和輸出波形的圖。
[0048]圖12是用于說明Α/D轉換器的Α/D轉換部的電路結構圖。
[0049]圖13是用于說明圖12所示的Α/D轉換部的采樣階段的電路結構圖。
[0050]圖14是用于說明圖12所示的Α/D轉換部的積分階段的電路結構圖。
[0051]圖15的(a)?(f)是表示圖13和圖14所示的采樣階段和積分階段中的開關時序和輸出波形的圖。
【具體實施方式】
[0052]在以下的詳細說明中，對許多特定的細節部分進行記載以提供對本發明的實施方式的完全理解。但是，即使沒有該特定的細節部分當然也能夠實施一個以上的實施方式。除此以外，為了簡化附圖，還用簡圖示出了公知的構造和裝置。
[0053]以下，參照【附圖說明】本發明的實施方式。
[0054]圖1是用于說明本發明的D/Α轉換器的實施方式的框圖。
[0055]圖中的符號10表示D/Α轉換器，11表示D/Α轉換部(DAC)，12表示控制部。
[0056]本實施方式的D/Α轉換器10是能夠抑制模擬輸出信號的既存的η次諧波(η為2以上的整數)的產生的D/Α轉換器10。
[0057]具備:D/A轉換部11，其將輸入的數字信號轉換為模擬信號；以及控制部12，其任意地控制該D/Α轉換部11的采樣階段和積分階段的定時。D/Α轉換部11構成為產生任意的η次諧波，使任意的η次諧波與具