用于高速串行接口的接收器、差分接收機及模擬前端電路的制作方法
【技術領域】
[0001]本發明涉及集成電路高速串行通信接口技術領域，尤其涉及一種用于高速串行接口的接收器、差分接收機及其模擬前端電路。
【背景技術】
[0002]并行信號線在頻率提高時，對信號和時鐘沿間的偏斜(skew)要求越來越嚴格，同時并行總線引腳數目多，增加了芯片封裝和測試成本以及PCB走線的復雜性。串行總線中時鐘編碼在串行數據流中，不僅節省傳輸用于同步的CLOCK，而且不存在并行總線的信號偏斜問題，引腳和導線數目減少也降低了芯片的成本和PCB走線的復雜性，避免了時鐘對傳輸數據信號的干擾，同時在一定程度上降低了功耗。
[0003]LVDS(Low Voltage Differential Signal，低電壓差分信號)和 CML(CurrentMode Logic，電流型邏輯)是兩種常見的高速串行通信接口的數據信號形式。LVDS是通過四個MOS管的開關作用，形成正向或反向電流，在接收端電阻上形成的低壓差分信號；CML是通過兩個MOS管的開關作用和兩個電阻負載，產生正向或反向電流，在接收端電阻上形成的低壓差分信號。
[0004]差分接收機位于高速串行通信口的物理層，主要用于將經過交流耦合后的低壓差分信號LVDS或CML進行放大、均衡，以減小碼間干擾。高速串行接口根據速率的不同，輸入信號幅度范圍很大，而大的輸入信號使得現有技術中差分接收機的模擬前端電路很難正常工作，并且導致輸出信號嚴重失真。
[0005]有鑒于此，有必要提出一種用于高速串行接口的接收器、差分接收機及其模擬前端電路，能夠適應較大幅度范圍的輸入信號，以確保能正常工作。
【發明內容】
[0006]基于【背景技術】存在的技術問題，本發明提出了一種用于高速串行接口的接收器、差分接收機及其模擬前端電路，通過檢測模擬前端電路的輸出信號的幅值來判斷其輸入信號的幅值是否超過閾值，進而根據判斷結果來選通模擬前端電路的相應輸出路徑，以確保接收器、差分接收機及其模擬前端電路可正常工作，電路結構簡單，易于實現。
[0007]本發明提出一種用于高速串行接口的差分接收機的模擬前端電路，所述模擬前端電路包括阻抗匹配單元、差分放大器、幅度檢測判斷單元；所述阻抗匹配單元用于適配不同幅值的輸入信號并實現所述輸入信號的多路輸出；所述差分放大器用于放大所述阻抗匹配單元的輸出信號并提供給所述幅度檢測判斷單元；所述幅度檢測判斷單元用于檢測所述差分放大器的輸出信號的幅值，并判斷所述差分放大器的輸出信號的幅值是否大于預先設置的幅值閾值，根據判斷結果選擇所述阻抗匹配單元的多路輸出中的一路與所述差分放大器連通。
[0008]其中，阻抗匹配單元包括第一電容、第二電容、第一電阻支路、第二電阻支路以及至少四個傳輸門；所述第一電容的一端為所述阻抗匹配單元的第一輸入端，所述第二電容的一端為所述阻抗匹配單元的第二輸入端，所述第一電阻支路包括串聯連接的第一電阻和第二電阻，所述第二電阻支路包括依次串聯連接的第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻，所述第一電阻支路和所述第二電阻支路并聯連接在所述第一電容的另一端和所述第二電容的另一端之間，所述第一電阻支路中所述第一電阻和所述第二電阻的連接點與所述第二電阻支路中所述第五電阻和所述第六電阻的連接點均連接有共模偏置電壓源，所述第三電阻和所述第四電阻的連接點作為第一連接點，所述第四電阻和所述第五電阻的連接點作為第二連接點，所述第一連接點和所述第二連接點分別經至少一個傳輸門與所述阻抗匹配單元的第一輸出端相連，所述第六電阻和所述第七電阻的連接點作為第三連接點，所述第七電阻和所述第八電阻的連接點作為第四連接點，所述第三連接點和所述第四連接點分別經至少一個傳輸門與所述阻抗匹配單元的第二輸出端相連；連接在所述第一連接點和所述阻抗匹配單元的第一輸出端之間的傳輸門的信號與連接在所述第四連接點和所述阻抗匹配單元的第二輸出端之間的傳輸門的信號相同；連接在所述第二連接點和所述阻抗匹配單元的第一輸出端之間的傳輸門的信號與連接在所述第三連接點和所述阻抗匹配單元的第二輸出端之間的傳輸門的信號相同。
[0009]優選地，第一電阻和第二電阻、第三電阻和第八電阻、第四電阻和第七電阻、第五電阻和第六電阻分別具有相同的電氣參數。
[0010]優選地，所述共模偏置電壓源包括兩個共模偏置電壓源，分別為第一共模偏置電壓源和第二共模偏置電壓源，分別給所述第一電阻支路中所述第一電阻和所述第二電阻的連接點和所述第二電阻支路中所述第五電阻和所述第六電阻的連接點提供大小相等的共模偏置電壓。或者，
[0011]所述第一電阻支路中所述第一電阻和所述第二電阻的連接點與所述第二電阻支路中所述第五電阻和所述第六電阻的連接點之處與共同的共模偏置電壓源相連。
[0012]具體地，所述差分放大器包括第九MOS管、第十MOS管、第^^一 MOS管，所述第九MOS管的柵極為所述差分放大器的第一輸入端，所述第十MOS管的柵極為所述差分放大器的第二輸入端，所述差分放大器的第一輸入端與所述阻抗匹配單元的第一輸出端相連，所述差分放大器的第二輸入端與所述阻抗匹配單元的第二輸出端相連，所述第九MOS管的漏極作為所述差分放大器的第一輸出端，所述第十MOS管的漏極作為所述差分放大器的第二輸出，所述第九MOS管的源極和所述第十MOS管的源極與所述第十一 MOS管的漏極相連，所述第十一 MOS管的源極和柵極分別接地和偏置電壓源。
[0013]具體地，所述幅度檢測判斷單元包括依次連接的傳輸門子模塊、幅度比較器子模塊、反相器子模塊、鎖存器子模塊；所述傳輸門子模塊用來實現信號的傳輸與阻斷；所述幅度比較器子模塊用來實現信號幅值與所述幅值閾值的比較；所述反相器子模塊用來將所述幅度比較器子模塊的輸出進行反相后提供所述鎖存器子模塊；所述鎖存器子模塊提供第一信號和第二信號同時通過所述第一信號和所述第二信號來控制所述傳輸門子模塊的導通與關斷。
[0014]具體地，所述傳輸門子模塊包括第五傳輸門和第六傳輸門，所述第五傳輸門的一端接所述幅度檢測判斷單元的第一輸入端，所述第六傳輸門的一端接所述幅度檢測判斷單元的第二輸入端；所述第五傳輸門包括第十二 MOS管和第十三MOS管，所述第十二 MOS管的漏極和所述第十三MOS管的源極相連作為所述第五傳輸門的一端，所述第六傳輸門包括第十四MOS管和第十五MOS管，所述第十四MOS管的漏極和所述第十五MOS管的源極作為所述第六傳輸門的一端，所述第十二 MOS管的柵極作為所述第五傳輸門的第一信號端接所述第二信號，所述第十三MOS管的柵極作為所述第五傳輸門的第二信號端接所述第一信號；所述第十四MOS管的柵極作為所述第六傳輸門的第一信號端接所述第二信號，所述第十五MOS管的柵極作為所述第六傳輸門的第二信號端接所述第一信號；所述幅度比較器子模塊包括第十六MOS管、第十七MOS管、第十八MOS管、第十二電阻和第十三電阻組成共用電阻負載的差分電路，第十九MOS管、第二十MOS管、第二^^一 MOS管組成的比較電路以及第二十二 MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管組成的有源電流鏡負載差分放大器；所述第十六MOS管的柵極接所述第十二 MOS管的源極和所述第十三MOS管的漏極，所述第十七MOS管的柵極接所述第十四MOS管的源極和所述第十五MOS管的漏極，所述第十六MOS管的源極、所述第十七MOS管的源極與所述第十八MOS管的漏極相連，所述第十六MOS管的漏極與所述第十二電阻、所述第十九MOS管的漏極以及所述第二十二 MOS管的柵極相連，所述第十七MOS管的漏極和所述第十三電阻、所述第二十MOS管的漏極以及所述第二十三MOS管的柵極相連，所述第二十二 MOS管的源極和所述第二十三MOS管的源極以及所述第二十四MOS管的漏極相連，所述第二十二 MOS管的漏極與所述第二十五MOS管的漏極和柵極以及所述第二十六MOS管的柵極相連，所述第十八MOS管的源極和所述第二十一 MOS管的源極以及所述第二