一種固定擺幅高驅動本振波形緩沖器的制造方法
【技術領域】
[0001]本發明涉及波形緩沖器技術領域，具體涉及一種固定擺幅高驅動本振波形緩沖器。
【背景技術】
[0002]在射頻收發電路中，本振緩沖電路用來連接頻率綜合器與混頻器，將頻率綜合器輸出的本振信號放大并匹配到混頻器所要求的擺幅。同時由于混頻器的本振開關管柵極電容的存在，該緩沖器必須具備較強的驅動能力。
[0003]傳統的本振緩沖器結構主要有以下兩種:
[0004]一種為簡單的電阻負載差分放大器結構，基于該結構的緩沖器通常由兩到三級這樣的差分放大器級聯組成；前級放大器負責將信號的擺幅進行預放大，使得最后一級放大器始終處于飽和輸出的狀態，其輸出擺幅即為尾電流與負載電阻的乘積。然而該結構的不足之處十分明顯:首先是電路的驅動能力受最后一級負載電阻的制約，為提高驅動能力需要降低負載電阻，如此則必須加大偏置電流以滿足輸出擺幅的要求。其次為了使最后一級輸入端的信號擺幅足夠大以使差分對工作在開關狀態下，前級需先經過多級預防大，由此增加了硬件開銷和功耗。
[0005]第二種方式為采用CMOS結構的輸出級電路，該結構同樣由前級的差分放大器對信號進行預放大，驅動級電路則采用CMOS結構，提高了驅動能力。并且將該CMOS反相器的電源區間設置為所需電壓擺幅，即可實現固定的輸出擺幅。然而由于其中的NMOS管和PMOS管采用統一偏置電壓，因此其輸入信號擺幅必須足夠大以使開關過程更加徹底和迅速。為達到該目的仍然需要前級預放大器提供足夠大的擺幅。
【發明內容】
[0006]發明目的:為了克服現有技術的不足，本發明提出一種新的本振緩沖電路結構，設計了自偏置電路，將NMOS和PMOS管分別偏置在輸出擺幅的上下邊界位置，增強了該緩沖器在有限輸入擺幅情況下的驅動能力，解決了現有技術的問題。
[0007]技術方案:一種固定擺幅高驅動本振波形緩沖器，其特征在于，包括采用電阻負載的差分預放大器和自偏置CMOS緩沖器結構；由尾電流源控制該自偏置CMOS緩沖器結構的偏置電路。
[0008]本電路設計了自偏置電路，可將NMOS管和PMOS管分別偏置在輸出擺幅的上下邊界位置，增強了該緩沖器在有限輸入擺幅情況下的驅動能力。并且由于采用了自偏置方式，省略了偏置電路。整個緩沖器由尾電流源控制偏置電流，在尾電流管的漏極與地之間并聯濾波電容以穩定輸出擺幅。該擺幅即由NMOS對管的柵源電壓決定，在實際用途中正適合為混頻器提供最佳的本振幅度。
[0009]進一步的，差分預放大器包括第一參考電流源、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管以及第一電阻和第二電阻；
[0010]所述自偏置CMOS緩沖器結構包括第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二 PMOS管、第三電阻、第四電阻、第五電阻、第六電阻和第一電容、第二電容、第三電容、第四電容、第五電容以及第六電容；
[0011]輸入信號正與輸入信號負分別接第三NMOS管和第四NMOS管的柵極，第三NMOS管和第四NMOS管的源極接第二 NMOS管的漏極，第二 NMOS管的源極接地，第二 NMOS管的柵極接第一 NMOS管的柵極；
[0012]第一 NMOS管的源極接地，柵極和漏極接第一參考電流源的負端；第一參考電流源的正端接電源；
[0013]第三NMOS管的漏極接第一電阻的負端，第一電阻的正端接電源；
[0014]第四NMOS管的漏極接第二電阻的負端，第二電阻的正端接電源；
[0015]第三電阻的正端接電源，負端接第六NMOS管的柵極；第四電阻的正端接第一 PMOS管的柵極，負端接第五NMOS管的漏極；
[0016]第五電阻的正端接電源，負端接第七NMOS管的柵極；
[0017]第六電阻的正端接第二 PMOS管的柵極，負端接第五NMOS管的漏極；
[0018]第六NMOS管和第七NMOS管的源極相連并且連接到第五NMOS管的漏極；第五NMOS管的源極接地，柵極接NM的柵極；第一電容的正端接第五NMOS管的漏極，負端接地；
[0019]第一 PMOS管的源極接電源，漏極接第六NMOS管的漏極；第二 PMOS管的源極接電源，漏極接第七NMOS管的漏極；
[0020]第六NMOS管的漏極為輸出電壓正端，第七NMOS管的漏極為輸出電壓負端。
[0021]第二電容的正端接第一電阻的負端，第二電容的負端接第一 PMOS管的柵極；
[0022]第三電容的正端接第一電阻的負端，第三電容的負端接第六NMOS管的柵極；
[0023]第四電容的正端接第二電阻的負端，第四電容的負端接第二 PMOS管的柵極；
[0024]第五電容的正端接第二電阻的負端，第五電容的負端接第七NMOS管的柵極。
[0025]在尾電流管的漏極與地之間并聯濾波電容達到穩定輸出擺幅的目的，其中，第一電容的作用是穩定波形，第二電容?第五電容的作用是耦合信號以及隔離直流工作點。
[0026]有益效果:本發明的目的在于提供一種固定擺幅，驅動能力強的本振波形緩沖器。將NMOS和PMOS管分別偏置在輸出擺幅的上下邊界位置，增強了該緩沖器在有限輸入擺幅情況下的驅動能力。并且由于采用了自偏置方式，省略了偏置電路。將NMOS和PMOS管分別偏置在輸出擺幅的上下邊界位置，增強了該緩沖器在有限輸入擺幅情況下的驅動能力。并且由于采用了自偏置方式，省略了偏置電路。
[0027]綜合來說，本發明具有更強的驅動能力，可實現更加陡直的本振波形以及固定的信號擺幅。
【附圖說明】
[0028]圖1為本發明的固定擺幅高驅動本振波形緩沖器電路圖；
[0029]圖2為在相同偏置電流條件下，本發明的緩沖電路輸出波形與傳統差分放大器結構的對比；
[0030]圖3為在相同偏置電流條件下，本發明的緩沖電路輸出波形與傳統CMOS結構緩沖器的對比；
【具體實施方式】
[0031]下面結合附圖對本發明做更進一步的解釋。
[0032]一種固定擺幅高驅動本振波形緩沖器，整個緩沖包括采用電阻負載的差分預放大器和自偏置CMOS緩沖器結構；由尾電流源控制該自偏置CMOS緩沖器結構的偏置電路。
[0033]差分放大器用來提供預放大功能；自偏置CMOS緩沖器結構在傳統的CMOS緩沖器結構基礎上設計了自偏置電路，可將NMOS和PMOS管分別偏置在輸出擺幅的上下邊界位置，增強了該緩沖器在有限輸入擺幅情況下的驅動能力。并且由于采用了自偏置方式，省略了偏置電路。整個緩沖器由尾電流源控制偏置電流，在尾電流管的漏極與地之間并聯濾波電容以穩定輸出擺幅。該擺幅的即由NMOS對管的柵源電壓決定，在實際用途中正適合為混頻器提供最佳的本振幅度。
[0034]電路的具體結構如圖1所示:
[0035]其中，差分預放大器包括第一參考電流源IDC1、第一 NMOS管匪1、第二 NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4以及第一電阻Rl和第二電阻R2 ；
[0036]自偏置CMOS緩沖器結構包括第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第一 PMOS管PM1、第二 PMOS管PM2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5以及第六電容C6 ；
[0037]輸入信號正與輸入信號負分別接第三NMOS管NM3和第四NMOS管NM4的柵極，第三NMOS管NM3和第四