一種開關電容實現的線性可編程增益放大器的制造方法
【技術領域】
[0001]本發明屬于高精度模擬電路設計領域，涉及開關電容電路、高精度線性可編程增益放大器等。
【背景技術】
[0002]傳統的可編程增益放大器需要改變其反饋電阻與輸入電阻的電阻阻值之比來實現增益可變。電阻的變化會造成各級可編程增益放大器的輸入輸出阻抗的變化，從而導致整個級聯可編程增益放大器的穩定性降低。
[0003]如何優化不同增益下級聯可編程增益放大器的穩定性、提高增益線性度，已經成為一個值得關注的問題。采用開關電容結構的可編程增益放大器，其主要通過改變采樣電容陣列的大小調節增益，因此不需要在各個增益值下對放大器的穩定性進行補償，可編程增益的穩定性大大提高。
【發明內容】
[0004]針對傳統結構采用電阻比例的結構無法針對不同增益條件優化其穩定性、增益線性度低、直流失調大等問題，本發明提供一種開關電容實現的線性可編程增益放大器，提出了一種三級放大器級聯的開關電容可編程增益放大器，適用于對增益穩定性、增益線性度要求比較高的高精度集成的電路設計中。
[0005]本發明的技術解決方案:
[0006]一種開關電容電路實現的線性可編程增益放大器，其特殊之處在于:包括依次連接第一級放大器電路、第二級放大器電路、第三級放大器電路；還包括非交疊時鐘產生電路；
[0007]所述第二級開放大器包括開關Φ 21、開關Φ 22、開關Φ 23、開關Φ 24、電容C21、電容C22、電容C23、電容C24、可變電容C25、可變電容C26、全差分運算放大器A2、譯碼器Dl以及譯碼器D2，
[0008]電容C21與可變電容C25并聯后與開關Φ21串聯，電容C22與可變電容C26并聯后與開關Φ22串聯，開關Φ23與電容C23串聯，開關Φ24與電容C24串聯；
[0009]開關Φ21的另一端接第一級放大器電路輸出端，電容C21的另一端、可變電容C25的另一端、開關Φ23的另一端連接于節點A，節點A與全差分運算放大器A2的同相輸入端連接；
[0010]開關Φ22的另一端接第一級放大器電路輸出端，電容C22的另一端、可變電容C26的另一端、開關Φ24的另一端連接于節點B，節點B與全差分運算放大器A2的反相輸入端連接；
[0011]全差分運算放大器A2的同相輸出端接電容C24的另一端，同時作為第三級放大器電路的輸入；全差分運算放大器A2的反相輸出端接電容C23的另一端，同時作為第三級放大器電路的輸入；
[0012]譯碼器Dl的輸入端接可編程增益控制的數字控制端口 PGA〈n:0>，譯碼器Dl的輸出端與可變電容C25的控制端連接，譯碼器D2的輸入端接可編程增益控制的數字控制端口PGA〈n:0>，譯碼器D2的輸出端與可變電容C26的控制端連接；
[0013]非交疊時鐘產生電路向各個開關提供不同的時鐘控制信號。
[0014]上述第一級放大器電路包括開關Φ 11、開關Φ 12、開關Φ 13、開關Φ 14、電容C11、電容C12、電容C13、電容C14以及全差分運算放大器Al，開關Φ11與電容Cll串聯，開關Φ12與電容C12串聯，開關Φ13與電容C13串聯，開關Φ 14與電容C14串聯，開關Φ 11的另一端接輸入信號INP，電容Cll的另一端接全差分運算放大器Al的同相輸入端，同時與開關Φ 13的另一端連接；開關Φ 12的另一端接輸入信號INM，電容C12的另一端接全差分運算放大器Al的反相輸入端，同時與開關Φ 14的另一端連接；全差分運算放大器Al的同相輸出端接電容C14的另一端，同時作為第二級放大器電路的輸入；全差分運算放大器Al的反相輸出端接電容C13的另一端，同時作為第二級放大器電路的輸入。
[0015]第三級放大器電路包括有源濾波器F、放大器A3、偏置電阻R31、偏置電阻R32、比例放大電阻R33、比例放大電阻R34以及濾波電容C31 ；
[0016]有源濾波器F的同相輸入端接全差分運算放大器A2的反相輸出端，有源濾波器F的反相輸入端接全差分運算放大器A2的正相輸出端，有源濾波器F的輸出端接比例放大電阻R33的一端，比例放大電阻R34與濾波電容C31并聯后的一端與放大器A3的反相輸入端連接，一端與放大器A3的輸出端連接；
[0017]比例放大電阻R33的另一端與放大器A3的反相輸入端連接，
[0018]偏置電阻R31和偏置電阻R32在電源和地之間串聯，串聯后接放大器A3的同相輸入端。
[0019]上述放大器A3為軌對軌放大器。
[0020]上述可編程增益控制的數字控制端口 PGA〈n:0>為四位控制。
[0021]本發明的優點如下:
[0022]1、本發明提供的一種開關電容實現的線性可編程增益放大器，采用了三級放大結構，增益分配合理、電路結構對稱、簡單，采樣電容陣列實現可變增益，使得放大器的穩定性補償在各個增益下完全一致，電路穩定性高。
[0023]2、本發明放大電路具有放大精度高、增益線性度好、響應速度快、共模電平范圍廣、失調自動消除、輸出信號穩定等優點。
【附圖說明】
[0024]圖1可編程增益放大器電路圖。
【具體實施方式】
[0025]下面結合附圖和具體實施例，對本發明的技術方案進行清楚、完整地表述。顯然，所表述的實施例僅是本發明一部分實施例，而不是全部的實施例，基于本發明中的實施例，本領域技術人員在沒有做出創造性勞動前提所獲得的所有其他實施例，都屬于本發明的保護范圍。
[0026]如圖1所示，一種開關電容電路實現的線性可編程增益放大器，包括依次連接第一級放大器電路、第二級放大器電路、第三級放大器電路；還包括非交疊時鐘產生電路；第二級開放大器包括開關Φ21、開關Φ22、開關Φ23、開關Φ24、電容C21、電容C22、電容C23、電容C24、可變電容C25、可變電容C26、全差分運算放大器A2、譯碼器Dl以及譯碼器D2，電容C21與可變電容C25并聯后與開關Φ21串聯，電容C22與可變電容C26并聯后與開關Φ22串聯，開關Φ23與電容C23串聯，開關Φ24與電容C24串聯；開關Φ21的另一端接第一級放大器電路輸出端，電容C21的另一端、可變電容C25的另一端、開關Φ23的另一端連接于節點A，節點A與全差分運算放大器A2的同相輸入端連接；開關Φ22的另一端接第一級放大器電路輸出端，電容C22的另一端、可變電容C26的另一端、開關Φ24的另一端連接于節點B，節點B與全差分運算放大器A2的反相輸入端連接；全差分運算放大器A2的同相輸出端接電容C24的另一端，同時作為第三級放大器電路的輸入；全差分運算放大器A2的反相輸出端接電容C23的另一端，同時作為第三級放大器電路的輸入；譯碼器Dl的輸入端接可編程增益控制的數字控制端口 PGA〈n: 0>，譯碼器Dl的輸出端與可變電容C25的控制端連接，譯碼器D2的輸入端接可編程增益控制的數字控制端口 PGA〈n: O〉，譯碼器D2的輸出端與可變電容C26的控制端連接；非交疊時鐘產生電路向各個開關提供不同的時鐘控制信號。
[0027]第一級放大器電路包括開關Φ 11、開關Φ 12、開關Φ 13、開關Φ 14、電容C11、電容C12、電容C13、電容C14以及全差分運算放大器Al，開關Φ11與電容Cll串聯，開關Φ12與電容C12串聯，開關Φ13與電容C13串聯，開關Φ14與電容C14串聯，開關Φ11的另一端接輸入信號INP，電容Cll的另一端接全差分運算放大器Al的同相輸入端，同時與開關Φ13的另一端連接；開關Φ12的另一端接輸入信號I匪，電容C12的另一端接全差分