數字電壓斜坡發生器的制造方法
【專利說明】數字電壓斜坡發生器
【背景技術】
[0001] 這大體上涉及電壓斜坡的生成。
[0002] 電壓斜坡簡單來說是在諸如生成脈沖寬度調制(PWM)信號之類的許多應用中有 用的三角波形。脈沖寬度調制信號應用于包括功率管理和顯示的廣泛多樣的應用中。
[0003] 傳統地,用于脈沖寬度調制信號的斜坡發生器采用電流源積分器。電流源積分器 通常涉及使用具有校準值的模擬組件。此外,傳統解決方案采用基于電流源、梯形電阻器等 等的電壓域轉換器數模轉換器。在這種情況下,斜坡的速度受限于解碼器而且當生成很多 位時很復雜。
【附圖說明】
[0004] 參考下面的附圖對一些實施例進行描述。
[0005] 圖1是一個實施例的示意圖。
[0006] 圖2是根據一個實施例的內插(interpolated)低等待時間延遲線或環形振蕩器 的示意圖。
[0007] 圖3示出了斜坡發生器的另一個實施例。
[0008] 圖4示出了斜坡發生器的另一個實施例。
[0009] 圖5包括根據一個實施例的通過如圖4所示的斜坡發生器在不同位置產生的波 形。
[0010] 圖6是一個實施例的部分示意圖。
[0011] 圖7是斜坡發生器的另一個實施例的示意圖。
[0012] 圖8示出了根據一個實施例的開關DC到DC轉換器。
[0013] 圖9示出了根據一個實施例的用于全數字DC到DC轉換器或數字到時間轉換中的 波形。
[0014] 圖10是根據一個實施例的用于數字到時間轉換器或數字DC到DC轉換器的數字 斜坡發生器的電路圖。
[0015] 圖11示出了根據一個實施例的模數轉換器。
[0016] 圖12示出了根據一個實施例的發射器。
[0017] 圖13是一個實施例的系統圖。
[0018] 圖14是一個實施例的透視圖。
【具體實施方式】
[0019] 根據一些實施例,全數字斜坡發生器可以采用一串串聯連接的延遲或基于數字到 時間的電路來執行電壓斜坡生成。因此,在一些實施例中,可以替換傳統的運算放大器電路 和張弛振蕩器以生成用于DC到DC或直接時基DC到DC轉換器的三角斜坡波形。對于許多 應用,采用延遲線可以產生足夠的分辨率。因此,在一些實施例中,時域技術可以提供更為 數字的方法,該方法隨處理技術而縮放并允許高速操作。基于逆變器和電容器的使用的設 計可以隨處理技術而縮放。在一些實施例中,解碼器和驅動邏輯電路可以集成在電壓斜坡 生成中。
[0020] 圖1中,是根據一個實施例的電壓斜坡發生器的示意圖,其可以包括內插低等待 時間延遲線或環形振蕩器。無內插的延遲線提供整數門延遲(gatedelay)。利用內插,延 遲線可以提供分數門延遲。由于只用于內插低等待時間延遲線而沒有用于環形振蕩器的實 施例,所以時鐘輸入以虛線示出。延遲線或環形振蕩器10耦合到由一排并聯電容器44構 成的電容器加法網絡42,其輸出產生斜坡發生器的輸出Vtjut,典型地為三角斜坡信號。
[0021] 延遲線可以包括為減少延遲而加和在一起的多個并聯連接的逆變器輸出(參見 例如圖2中的逆變器18,36和34)。也可以采用包括延遲游標的其它技術。根據一些實施 例,網絡42可以包括多個電容器,為了模塊化設計,每個電容器專用于延遲線的單個逆變 器。
[0022] 在一些實施例中,可以產生很高頻率的脈沖寬度調制信號用于功率管理,包括10 兆赫茲到1千兆赫茲范圍內的信號。在較高頻率下可以更容易抑制開關調節器中的噪聲。 但是,頻率太高的話,會出現開關損耗。
[0023] 因此,參考圖2,示出了內插低等待時間延遲線10的一個實施例。根據一個實施 例,其包括串聯的11個逆變器12,14,16,18, 20, 22, 24, 26, 28, 30和32。然而,可以使用其 它數量的串聯連接的逆變器。每一級(12,14,16…)可以包括多個并聯連接的逆變器。逆 變器40分接在逆變器30的輸出端,逆變器38分接在逆變器26的輸出端,逆變器34分接 在逆變器28的輸出端,并且逆變器36分接在逆變器24的輸出端。逆變器34和36被短路 到逆變器18的輸出端,而逆變器38和40被短路到逆變器20的輸出端。
[0024] 作為結果,內插延遲線可在一些實施例中實施。當來自時鐘輸入信號的時鐘沿被 傳播通過延遲線時,每個電容器44輸入端處的電壓會改變,但具有延遲。
[0025] 在沒有外部時鐘的系統中,可以實施環形振蕩器。該振蕩器可以是鎖相環(PLL) 或者延遲鎖定環(DLL)結構的一部分。在一些實施例中,PLL或DLL結構可以是功率管理 單元時鐘發生器的一部分。因此,參考圖3,延遲線IOd可以包括多個位于例如圖2中的串 聯連接的逆變器12-32的一個或多個之間的反饋線11。電容器加法網絡42與圖1相比可 以不變。
[0026] 在一些實施例中,內插延遲線可以是逆變器18的輸出以及來自逆變器34和36的 輸出之間的排列的結果。注意,逆變器34和36接收從逆變器18的輸入的前級接收其輸入。 因此,有三個逆變器的輸出短路在一起。這三個逆變器中一個的輸入來自前一級,這三個逆 變器中的另一個的輸入來自三級前,并且第三個逆變器的輸入來自五級前。由于不需要特 定數量的逆變器,所以任何數量的并聯逆變器都可以用來產生內插的延遲。因而所發生的 是,信號甚至在它原本轉換之前就開始轉換,這是因為它接收的是來自鏈中較上端的輸入。 通常來說,由于單元中的延遲,在信號沿線向下傳播時,轉換相繼發生。例如,如果希望在逆 變器24開始轉換之前逆變器22觸發,那么逆變器24觸發并且逆變器26開始轉換。當逆 變器22開始轉換時逆變器26輸出開始轉換。這導致延遲之間的內插并且允許對延遲的最 終分辨率的調整。接著,在一些實施例中,當去除噪聲時電壓斜坡可以更為接近地模擬理想 三角波,而在加法網絡或DC到DC轉換器的輸出中沒有這么多的濾波。
[0027] 在一些實施例中可以作許多改進。如果由于先進的處理技術使得逆變器延遲足夠 好,那么在一些實施例中單個串聯連接的逆變器的串就夠了。
[0028] 在一些實施例中利用延遲或數字時基電路來執行電壓斜坡生成可以提供全數字 斜坡。如果需要更精細的分辨率,那么可以采用各種其它技術。通常有三種觀點。如果采 用時鐘輸入那么就采用延遲線,并且如果沒有時鐘輸入那么就采用環形振蕩器。可以通過 將延遲線或環形振蕩器嵌入在PLL或DLL中來實現輸出電壓的第三個實施例中的精確譜控 制,如圖3所示。
[0029] 因而,圖4示出了一個簡單的示例,對于小型電路,采用延遲線。節點A,B,C和D 具有圖5中所示的其輸出。注意,每個輸出相對于其前級延遲。電壓輸出(Vout)也在圖5 中示出。電容器一個接一個被時鐘輸入沿所充電。延遲單元的充電是具有受限斜率的平滑 斜坡。波形的下降沿強制輸出電壓斜坡的下降。如果延遲被嵌入在環形振蕩器或DLL中這 會更好地工作,但通常來說,如果延遲長到足夠跨越整數個周期,那么斜坡會保持。
[0030] 延遲線的長度可以通過數字地禁用額外逆變器的方式(例如,利用打開或關閉逆 變器16周圍的旁路50的開關48)控制串聯連接的逆變器線的長度來進行調整,如圖6所 示。開關48調整逆變器的數量,并且也可以通過調制電容性負載的驅動強度或者通過控制 驅動同一節點的級數來控制延遲。一般來說,驅動同一節點的級數較少意味著內插較少并 且延遲較長,而級數較多時內插較多而且延遲較短。也可以采用其它技術來調整內插和/ 或延遲。此外,在某一點處額外的級最終會消耗更多功率而不會產生更高的分辨率。
[0031] 可以通過改變并聯器件的數量,每個器件的驅動強度或者被驅動到的負載來對延 遲或內插的量進行調整。
[0032] 因而如圖7所示,可以在斜坡發生器之間獲取輸出電壓的地方進行交叉和內插, 所述斜坡發生器由延遲線或環形振蕩器l〇b、加法網絡42b、以及并聯連接的延遲線或環形 振蕩器IOc和加法網絡42c構成。時鐘連接到斜坡發生器以及分數延遲單元52二者。在 一個實施例中,分數延遲單元可以是具有一半延遲的內插單元。例如,如果兩條線中每一條 線的延遲都是X皮秒,并且由于處理限制或功率消耗而使得不能再低,那么電路設計允許 甚至更低的延遲。如圖7所示,兩條延遲線之間的內插是通過將兩條延遲線之間X皮秒的 延遲置于單元52中來獲得的。現在,由于在兩條延遲線之間進行了內插,所以輸出延遲小 于X皮秒(并且理想是0. 5x皮秒)。在一些實施例中,同樣的原理可以擴展到兩條以上的 并行線以進一步減小延遲。
[0033] 存在一些可以能夠得益于斜坡發生器的特定具體實現。例如,常規(regular)切 換DC到DC轉換器可以采用如文中所述的斜坡發生器。在快速DC到DC轉換器的常規控制 環中,輸入電壓Vin映射成如圖8所示的斜坡。圖8示出了類似全集成電壓調節器的應用。 根據一個實施例,數字斜坡生成54可以提供斜坡信號到比較器56,該比較器56還接收輸入 電壓Vin以產生如圖所示的脈沖寬度調制(PWM)輸出。
[0034] 在常規模擬到DC轉換器中具有比較器塊,其中將輸入與模擬