一種定周期隨機微小負脈沖產生電路的制作方法
【技術領域】
[0001]本發明屬于微小信號源電路設計領域，具體涉及一種定周期隨機微小負脈沖產生電路。
【背景技術】
[0002]脈沖信號作為一種常用的測試激勵信號，被廣泛應用于通信、醫療、工業控制、電子測量、功率控制與轉化等領域，例如，在雷達探測、電子對抗等系統中，需要用脈沖信號的上升沿和下降沿作為觸發信號，應用于采集系統的系統測試。
[0003]最近幾年，光子電子信號檢測、雷達信號檢測等技術領域快速發展，此類事件中的探測器產生的電信號一般都具有幅度弱、頻率高、周期固定、但信號隨機等共同特征，用于完成此類檢測的探測器一般由很多組探測單元組成，且探測器在常溫常壓下很難長時間工作，無法全程參加系統聯試，因此要完成后端采集通道的標定，必須設計與探測器輸出信號相同的脈沖產生設備。
[0004]對于此類信號的模擬，目前較常用的做法有:
1.采用任意波形發生器輸出，此種脈沖產生器大都價格高，功能復雜，體積較大且不適用于手持、可攜帶設備或空間受限的應用場合，不可能具備幾十臺發生器進行測試系統測試；
2.使用可編程邏輯器件和高速DA輸出，此類DA電路設計復雜，產生的信號較窄，且要求DA工作頻率較高，功耗很大，實現困難，且成本極高，不便于大量使用；
3.采用專用DDS集成芯片設計的方式:其與高速DA設計的方式類似，信號周期和幅度靈敏度較高，但對器件速率特性要求極高，器件采購和使用成本高，不便于大量使用。
【發明內容】
[0005]本發明的目的是針對上述方法設計方案復雜、成本高等技術問題提出的一種定周期隨機微小負脈沖產生電路，該電路設計簡單、采樣靈敏度高，電路面積小、可以大量集成，且可實現多路信號的產生。
[0006]為了達到上述目的，本發明提出一種定周期隨機微小負脈沖產生電路，主要包括定時模塊、隨機數模塊、整形濾波模塊和數控衰減模塊，各模塊順次連接:定時模塊用于產生穩定的時鐘信號，并傳輸至隨機數模塊，隨機數模塊將時鐘信號進行隨機化處理，輸出定周期的隨機序列，整形濾波模塊將隨機序列通過多級電容整形、高速二極管鉗位電路之后，輸出負脈沖信號，數控衰減模塊對負脈沖信號進行幅度控制，輸出定周期隨機微小負脈沖信號。
[0007]優選的，所述定時模塊包括兩路時鐘信號產生電路，其中一路包括SE555定時器產生電路，另一路包括高穩時鐘輸入，所述定時器的時間閾值控制端和觸發端連接后，通過電阻(R2)連接至電流輸入端(DISC)，電流輸入端(DISC)通過滑動變阻器(Rl)與電源相接，觸發端通過第一儲能電容(Cl)接地。
[0008]優選的，所述定時器的電源端(VCC)與地之間連接第一去耦電容(C6)，定時器電壓調節端(CV)通過第二儲能電容(C2)接地。
[0009]優選的，所述隨機數模塊包括隨機數芯片WNG-8，其輸出使能端(OE)通過第一下拉電阻(R3)接地，芯片電源端(Vdd)通過第一上拉電阻(R4)連接電源，輸出管腳(DATA)與整形濾波模塊的輸入端相連。
[0010]優選的，所述整形濾波模塊包括第一級隔直電容(C3)、第二級隔直電容(C4)、第二上拉電阻(R5)、第二下拉電阻(R6)和鉗位二極管(VI)，第一級隔直電容的一端與隨機數模塊的輸出管腳(DATA)相連，另一端分別通過第二上拉電阻(R5)接電源、通過第二下拉電阻(R6)接地、通過鉗位二極管(Vl)接地、且與第二隔直電容(C4)相連，第二隔直電容(C4)的另一端通過第三上拉電阻(R7)接電源、并與數控衰減模塊的輸入端相連。
[0011 ] 優選的，所述數控衰減模塊包括HMC472LP4數控衰減器(D3)、第三隔直電容(C5)，第四隔直電容(C7 )，負脈沖信號經過第三隔直電容(C5 )后，輸入數控衰減器(D3 )的輸入管腳(RFl)，數控衰減器(D3)的幅度控制腳(V1~V6)分別通過4.7ΚΩ的8線排組(RNl)接電源、6線撥碼開關接地。
[0012]優選的，所述第四隔直電容(C7)的一端與衰減器(D3)的輸出端(RF2)相連，另一端通過49.9Ω的電阻(R8)連接至輸出SMA連接器(X3)，輸出定周期隨機微小負脈沖信號。
[0013]與現有技術相比，本發明的優點和積極效果在于:
該電路用以模擬脈沖信號的產生，采用定時器輸出時鐘信號，經過隨機數模塊，輸出定周期的隨機序列，隨機序列經過多級電容整形、高速二極管嵌位等過程，整形為定周期的隨機負脈沖信號，負脈沖信號數控衰減器輸出信號幅度可控制的定周期隨機微小負脈沖信號，電路設計簡單、成本低，采樣靈敏度高，電路面積小、可以大量集成，且可實現多路信號的產生。
【附圖說明】
[0014]圖1為一種定周期隨機微小負脈沖產生電路各模塊連接框圖；
圖2為電路各點信號波形；
圖3為一種定周期隨機微小負脈沖信號產生電路原理圖。
【具體實施方式】
[0015]本發明提供一種定周期隨機微小負脈沖產生電路，下面結合附圖對本發明做進一步地說明。
[0016]如圖1所示，為本發明所提供的電路模塊連接框圖，主要包括:定時模塊、隨機數模塊、整形濾波模塊和數控衰減模塊，定時模塊輸出穩定的時鐘信號A ;時鐘信號A通過隨機數模塊之后輸出定周期的隨機序列B ;隨機序列B通過整形濾波模塊輸出定周期的隨機負脈沖信號C ;負脈沖信號C經過數控衰減模塊進行幅度控制，輸出定周期的隨機微小負脈沖信號D，其中，電路各主要點的信號波形如圖2所示。
[0017]圖3為一種定周期隨機微小負脈沖產生電路的原理設計圖，其中的定時模塊包括兩路時鐘信號產生電路，其中一路包括SE555定時器產生電路，另一路包括高穩時鐘輸入，當多通道時間同步性無要求時，選用SE555定時器產生時鐘信號，當多通道要求信號完同步時，選擇外供高穩時鐘，本實施例選用GS20高穩時鐘，通過輸入SMA連接器輸入，性能優良、可靠性高，用以保證輸出脈沖的時間同步性。
[0018]內部定時器(D1)SE555是典型的定時芯片，定時器電流輸入端(DISC)通過滑動變阻器(Rl)與+5V電源連接；電流輸入端(DISC)與定時器閾值端(TH)之間連接5.1K電阻(R2);定時器閾值端(TH)和觸發端(TR)之間短接，并通過第一儲能電容(Cl)接地。定時器的定時周期由滑動變阻器(Rl)、電阻(R2)和第一儲能電容(Cl)的大小決定，第一儲能電容(Cl)的電容容量為0.luF，輸出時鐘信號的周期僅由滑動變阻器(Rl)調節確定，時鐘周期計算關系為:((R1+2*R2)* Cl)/1.49。
[0019]為保證芯片正常輸出，使輸出時鐘更穩定，定時器電源端(VCC)和輸出復位端(RST)接+5V電源，定時器地端(GND)接信號地，電源腳與地之間接0.1uF的去耦電容(C6);定時器電壓調節端(CV)通過0.0luF的第二儲能電容(C2)接地儲能，定時器輸出(OUT)的時鐘和外部輸入的高穩時鐘分別連接至跳線(X2)的1、3腳上；當需要選擇內部時鐘時，用跳線冒連接跳線的1、2腳；當需要選擇外部時鐘時，用跳線帽連接跳線的2、3腳，完成內外部時鐘選擇。
[00