一種多路時鐘緩沖器的制造方法
【技術領域】
[0001]本發明屬于時鐘電路技術領域，尤其涉及一種多路時鐘緩沖器。
【背景技術】
[0002]在現有的時鐘緩沖器架構中，普遍采用單一的時鐘緩沖電路對時鐘發生器所輸出的時鐘信號進行緩沖處理后輸出，以達到提高時鐘發生器的驅動能力的作用。然而，上述現有的時鐘緩沖器只能輸出一路時鐘信號，無法同時驅動多個負載，且如果多個負載對時鐘信號的頻率要求不同，則現有的時鐘緩沖器又無法對時鐘信號進行分頻處理和多路開關選通以達到為多個負載提供頻率不同的時鐘信號的目的。因此，現有的時鐘緩沖器存在無法同時驅動多個負載，且無法對時鐘信號進行分頻處理和多路開關選通輸出的問題。
【發明內容】
[0003]本發明的目的在于提供一種多路時鐘緩沖器，旨在解決現有的時鐘緩沖器存在無法同時驅動多個負載，且無法對時鐘信號進行分頻處理和多路開關選通輸出的問題。
[0004]本發明是這樣實現的，一種多路時鐘緩沖器，所述多路時鐘緩沖器包括主緩沖單元以及η個時鐘分頻電路；
[0005]所述主緩沖單元的輸入端接入時鐘信號，電源端接直流電源，接地端接地，所述主緩沖單元將所述時鐘信號進行緩沖處理后輸出；
[0006]所述η個時鐘分頻電路包括第I個時鐘分頻電路至第η個時鐘分頻電路，所述第I個時鐘分頻電路至所述第η個時鐘分頻電路從所述主緩沖單元的輸出端獲取所述時鐘信號，所述第I個時鐘分頻電路輸出與所述時鐘信號相同頻率的第I個時鐘信號，第2個時鐘分頻電路至所述第η個時鐘分頻電路分別按照預設的分頻系數對所述時鐘信號進行分頻處理后輸出第2個時鐘信號至第η個鐘信號，η為大于I的正整數；
[0007]所述η個時鐘分頻電路中的每個時鐘分頻電路均包括一個開關單元和一個緩沖單元，所述第2個時鐘分頻電路至所述第η個時鐘分頻電路中的每個時鐘分頻電路均包括分頻單元，所述第2個時鐘分頻電路包含一個分頻單元，第η個時鐘分頻電路所包含的分頻單元的數量是第η-1個時鐘分頻電路所包含的分頻單元的數量的2倍；
[0008]所述開關單元的輸入端連接所述主緩沖單元的輸出端，所述開關單元的控制端接入開關控制信號，所述開關單元根據所述開關控制信號控制每個時鐘分頻電路的通斷；
[0009]所述分頻單元用于對時鐘信號進行分頻處理；
[0010]所述緩沖單元用于對時鐘信號進行緩沖處理并輸出；
[0011]在所述第I個時鐘分頻電路中，緩沖單元的輸入端連接開關單元的輸出端；在所述第2個時鐘分頻電路至所述第η個時鐘分頻電路中，每個時鐘分頻電路所包含的一個或多個分頻單元連接于開關單元的輸出端與緩沖單元的輸入端之間；
[0012]在所述第2個時鐘分頻電路中，分頻單元的輸入端和輸出端分別連接開關單元的輸出端和緩沖單元的輸入端；
[0013]在所述第η個時鐘分頻電路中，從開關單元的輸出端開始，多個分頻單元依次串聯連接至緩沖單元的輸入端；
[0014]在所述第2個時鐘分頻電路至所述第η個時鐘分頻電路中，每一個時鐘分頻電路中的開關單元的電源端、緩沖單元的電源端及分頻單元的電源端均連接所述直流電源，開關單元的接地端、緩沖單元的接地端及分頻單元的接地端均接地。
[0015]本發明提供了一種多路時鐘緩沖器，其包括主緩沖單元和η個時鐘分頻電路，且其中一個時鐘分頻電路只對時鐘信號進行緩沖處理后輸出，其余η-1個時鐘分頻電路由其所包含的分頻單元分別按照不同的分頻系數對時鐘信號進行分頻處理，且η個時鐘分頻電路中的每個時鐘分頻電路均包含有開關單元和緩沖單元，開關單元可根據開關控制信號控制每個時鐘分頻電路的通斷，從而使多路時鐘緩沖器能夠同時驅動多個負載，且能夠根據開關控制信號選通一個或多個時鐘分頻電路，并對時鐘信號進行分頻處理，以實現為一個或多個對時鐘頻率要求不同的負載提供時鐘信號，解決了現有的時鐘緩沖器存在無法同時驅動多個負載，且無法對時鐘信號進行分頻處理和多路開關選通輸出的問題。
【附圖說明】
[0016]圖1是本發明實施例提供的多路時鐘緩沖器的結構圖；
[0017]圖2是本發明另一實施例提供的多路時鐘緩沖器的結構圖；
[0018]圖3是本發明實施例提供的多路時鐘緩沖器所涉及的主緩沖單元的示例電路結構圖；
[0019]圖4是本發明實施例提供的多路時鐘緩沖器所涉及的開關單元的示例電路結構圖；
[0020]圖5是本發明實施例提供的多路時鐘緩沖器所涉及的緩沖單元的示例電路結構圖；
[0021]圖6是本發明實施例提供的多路時鐘緩沖器所涉及的分頻單元的示例電路結構圖；
[0022]圖7是對應圖1所示的多路時鐘緩沖器的實例結構示意圖；
[0023]圖8是對應圖2所示的多路時鐘緩沖器的實例結構示意圖。
【具體實施方式】
[0024]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0025]圖1示出了本發明實施例提供的多路時鐘緩沖器的結構，為了便于說明，僅示出了與本發明相關的部分，詳述如下:
[0026]本發明實施例提供的多路時鐘緩沖器包括主緩沖單元100以及η個時鐘分頻電路。
[0027]主緩沖單元100的輸入端接入時鐘信號CLK_IN，電源端接直流電源VDD，接地端接地VSS，主緩沖單元100將時鐘信號CLK_IN進行緩沖處理后輸出。
[0028]η個時鐘分頻電路(C1?Cn)包括第I個時鐘分頻電路Cl至第η個時鐘分頻電路Cn,第I個時鐘分頻電路C1至第η個時鐘分頻電路Cn從主緩沖單元100的輸出端獲取時鐘信號CLK_IN，第I個時鐘分頻電路C1輸出與時鐘信號CLK_IN相同頻率的第I個時鐘信號CLK_0UT1，第2個時鐘分頻電路C2至第η個時鐘分頻電路Cn分別按照預設的分頻系數對時鐘信號CLK_IN進行分頻處理后輸出第2個時鐘信號CLK_OUT2至第η個鐘信號CLK_OUTn，η為大于I的正整數。
[0029]η個時鐘分頻電路(C1?Cn)中的每個時鐘分頻電路均包括一個開關單元200和一個緩沖單元300，第2個時鐘分頻電路C2至第η個時鐘分頻電路Cn中的每個時鐘分頻電路均包括分頻單元400，第2個時鐘分頻電路C2包含一個分頻單元400，第η個時鐘分頻電路Cn所包含的分頻單元的數量是第η-1個時鐘分頻電路所包含的分頻單元的數量的2倍。
[0030]開關單元200的輸入端連接主緩沖單元100的輸出端，開關單元200的控制端接入開關控制信號ΕΝ，開關單元200根據開關控制信號控制每個時鐘分頻電路的通斷。
[0031]分頻單元400用于對時鐘信號進行分頻處理。
[0032]緩沖單元300用于對時鐘信號進行緩沖處理并輸出。
[0033]在第I個時鐘分頻電路C1中，緩沖單元300的輸入端連接開關單元200的輸出端；在第2個時鐘分頻電路C2至第η個時鐘分頻電路Cn中，每個時鐘分頻電路所包含的一個或多個分頻單元400連接于開關單元200的輸出端與緩沖單元300輸入端之間。
[0034]在第2個時鐘分頻電路C2中，分頻單元400的輸入端和輸出端分別連接開關單元200的輸出端和緩沖單元300的輸入端。
[0035]在第η個時鐘分頻電路Cn中，從開關單元200的輸出端開始，多個分頻單元400依次串聯連接至緩沖單元300的輸入端。
[0036]在η個時鐘分頻電路中，開關單元200的控制端接入開關控制信號，且每個時鐘分頻電路中的開關單元200所接入的開關控制信號可相同或不同，開關控制信號是否相同可根據具體需要驅動的負載數量和頻率需求類型確定。
[0037]在第2個時鐘分頻電路C2至第η個時鐘分頻電路Cn中，每個時鐘分頻電路中的開關單元200的電源端、緩沖單元300的電源端及分頻單元400的電源端均連接直流電源VDD,開關單元200的接地端、緩沖單元300的接地端及分頻單元400的接地端均接地VSS。
[0038]另外，在本發明另一實施例中，如圖2所示，當η不小于3時，在多路時鐘緩沖器的第3個時鐘分頻電路C3至第η個時鐘分頻電路Cn中，對于包含有多個分頻單元400的時鐘分頻電路，當多個分頻單元400的數量為m，且m為大于I的正整數時，每相鄰兩個分頻單元400之間還串接有一個開關單元200，該開關單元200的輸入端和輸出端分別連接每相鄰兩個分頻單元400中的前一個分頻單元400的輸出端和后一個分頻單元400的輸入端，并且在第I個分頻單元400至第m-Ι個分頻單元400中，每個分頻單元400的輸出端與緩沖單元300的輸入端之間均連接有一個開關單元200，該開關單元200的輸入端和輸出端分別連接所述每個分頻單元400的輸出端和緩沖單元300的輸入端，該開關單元200的電源端和接地端分別連接直流電源VDD和地VSS，該開關單元的控制端接入開關控制信號EN。
[0039]進一步地，如圖3所示，主緩沖單元100包括:
[0040]第一PMOS 管 P1、第二 PMOS 管 P2、第三 PMOS 管 P3、電阻 R1、第一 NMOS 管 N1、第二NMOS管N2以及第三NMOS管N3 ；
[0041]第一 PMOS管Pl的柵極與電阻Rl的第一端及第一 NMOS管NI的柵極的共接點作為主緩沖單元100的輸入端，第一 PMOS管Pl的源極與第二 PMOS管P2的源極以及第三PMOS管P3的源極