時鐘信號輸入的差分相位調整的制作方法

本發明涉及集成電路的領域，特別是調整為輸入時鐘信號的差分相位。

背景技術：

集成電路對于廣泛的電子應用處理電信號。數據轉換器是電子設備的重要組成部分，負責數字域和模擬域之間進行轉換信號。然而，數據轉換器內部電路或驅動數據轉換器的電路是不完美的，結果，轉化輸出可不是完美的。該缺陷可導致不必要的噪音或雜散出現在輸出，并降低數據轉換器的性能。如果不刪除或修正，噪音或雜散可影響信號鏈的其他部分。

技術實現要素：

差分時鐘相位失衡可以在數模換器的輸出產生不良雜散內容，或在模數轉換器輸出的頻譜交織不良信號，或更一般地，在交錯電路架構，取決于上升和下降沿差分輸入時鐘觸發數模轉換或模數轉換。差分相位調整方法測量相位不平衡，并校正用于產生時鐘信號的差分輸入時鐘信號，其驅動數模轉換器或模數轉換器。這種方法可以減少或消除這種相位不平衡，從而減少由于相位不平衡或差分時鐘偏差的不利影響。

附圖說明

為了提供對本公開內容和優點和特征的更完整的理解，參考以下與附圖連詞腳跟的描述作出，其中，相同的標號代表相同的部件：

圖1示出了根據本公開的一些實施例，在信號出現的相位失衡；

圖2示出10g樣本/s的雙倍數據速率的數模轉換器的示例性理想輸出頻譜；

圖3示出具有100飛秒時序偏斜的10g樣本/s的雙倍數據速率的數模轉換器的示例性輸出頻譜；

圖4示出根據本公開的一些實施例的差分時鐘相位調整電路，；

圖5示出根據本公開的一些實施例，具有差分時鐘相位調節電路的雙數據率的數模轉換器；

圖6示出根據本公開的一些實施例，具有差分時鐘相位調整電路的時間交織的模數轉換器；

圖7是示出根據本公開的一些實施例，差分時鐘相位調整的方法的流程圖，用于降低在數據轉換器電路的輸出的圖像雜散；和

圖8a-g示出根據本公開的一些實施例的可控阻抗塊的可能電路實施方式。

具體實施方式

數據轉換器的基礎知識

數據轉換器(其包括模數轉換器(adc)和數模轉換器(dac))都對于許多信號鏈是重要的。例如，adc將模擬量轉化為數字電路和處理器可進行數字處理的數字化語言。adc經常用于信息處理、通信或數據傳輸、控制系統和儀器。adc用于傳輸或存儲數據或數字信號處理由數字電路和處理器的結果返回給模擬量使用。模數轉換器可用于控制系統，顯示系統，通信或數據傳輸，以及進一步模擬處理。adc和dac可伴有多種不同的性能指標。除了速度、分辨率、線性度等等，adc和dac可在輸出出現的噪聲、非線性和雜散音量有所不同。噪音、線性和雜散音調量可影響許多動態性能指標，諸如無雜散動態范圍(sfdr)。

敏感于時鐘信號的相位不平衡的數據轉換器

性能的下降有時可由不理想的時鐘信號引起，其驅動數據轉換器。例如，差分相位失衡存在于差分輸入時鐘、差分輸入時鐘信號或偽差分時鐘信號，或差分相位不平衡，由于內部時鐘路由的非理想性可以導致出現在dac輸出光譜、adc輸出頻譜、或接收dac輸出的adc輸入的光譜的不希望雜散。舉例來說，雜散出現在輸出，如果差分時鐘輸入的兩邊邊沿貢獻于轉換過程，例如乒乓adc(2x交錯)的采樣操作，或2x交錯dac的更新操作。措辭不同，這些雜散可出現在包括兩個(或更多)交織/交織轉換器的數據轉換器的輸出，在各自(單端)偽差分時鐘信號的任一上升沿或下降沿獨立操作。該數據轉換器的輸出是兩個(或更多)交織/交織器的組合輸出。偽差分時鐘信號(理想地180度的相位差)可以從差分輸入的時鐘信號產生，其理想地180度的異相位。

圖1示出根據本公開的一些實施例，存在于該信號的相位失衡。差分時鐘輸入信號102和104(具有頻率fclk)由(片上)限幅放大器106處理，以產生偽差分時鐘信號108和110(標記為clkp和clkn)，用于驅動或定時數據轉換器。差分輸入時鐘102和104的波形信號可以是正弦波，其理想地彼此180度異相位。限幅放大器106可以生成偽微分(互補金屬氧化物的cmos場效應晶體管)時鐘信號108和110作為輸出。偽差分時鐘信號108和110的波形是理想的方波，其理想地互相180度異相位。

偽差分時鐘信號108和110定時部分雙倍數據速率(ddr)dacs和時間交織或交錯adc系統(例如，乒乓adc)。在定時ddrdac的偽差分時鐘信號的任一上升沿或下降沿，ddrdac可更新數據。在交錯adc系統中，交織adc系統(諸如，乒乓adc)可以在定時adc的偽差分時鐘信號的任意上升沿或下降沿采樣輸入。由于數據轉換器在偽差分時鐘信號的任一上升沿或下降沿采樣或更新，fsample＝2xfclk(采樣//更新頻率fsample是差分輸入時鐘信號fclk的頻率的兩倍)。

然而，差分輸入時鐘信號102和104可以具有相位不平衡，其中所述差分輸入時鐘信號102和104具有相對于彼此的δtin的定時偏斜。在一些情況下，差分輸入時鐘信號102和104被(非理想)差分時鐘源生成并提供，例如平衡-不平衡變換器，變壓器，或時鐘發生器芯片，并且信號102和104具有有限的相位失衡。生成的差分輸入時鐘信號102和104的差分時鐘源可以是芯片外的，其輸出耦合到端子clk+和clk-。在某些方案中，產生差分輸入時鐘信號102和104的差分時鐘源可以是片上。例如，芯片上的差分時鐘源可以從片上或片外接收單端正弦波，并生成所述差分輸入時鐘信號102和104。盡管限幅放大器106可以具有一些校正能力，該片上偽差分時鐘信號108和110仍具有一些有限的相位失配，如由定時歪斜δtclk所示。從圖中可以看出：從差分輸入時鐘信號102和104生成的偽差分時鐘信號108和從110理想地是180度異相，并具有δtclk的定時偏斜。一般地，限幅放大器106不能消除或校正所有δtclk的定時偏移。敏感于差分時鐘信號108和110的該殘余相位不平衡的數據轉換器可以出現性能惡化。即使限幅放大器106可以消除定時歪斜δtclk，在一個時鐘分配網絡或在數據轉換器本身的相位不平衡的其它來源可以導致性能下降。

校正時序偏差不同于占空比和交叉點控制。在某些應用中，限幅放大器106的校正能力(如果有的話，提供在限幅放大器)可以包括占空比和交叉點控制，其組合能校正某些定時歪斜，但不能校正所有的定時偏移。當時鐘頻率增加時，伴有定時歪斜的該問題惡化。而且，當需要更好sfdr的應用時，具有定時偏移有關的問題就顯得更為重要。即使限幅放大器糾正一些時序偏斜，可有無法由所述限幅放大器被校正的電路的定時偏斜的其他來源，包括由片上時鐘分配網絡或數據轉換器加入的定時歪斜。

在輸出頻譜的雜散

敏感于時鐘信號的相位不平衡的數據轉換器包括一些ddrdac和時間交織或交錯adc(例如，乒乓adc)，其輸出信號取決于驅動這種轉換的時鐘信號的相位。不良雜散可表現為不完全抑制的折回圖像。例如，較慢速率的輸入時鐘可以提供到芯片以定時ddrdac，為有效功率的方案。該ddrdacs可以敏感于驅動ddrdac的偽差分時鐘信號的相位不平衡。在某些情況下，一些ddrdac采用其他功耗昂貴的解決方案，諸如使用輸入時鐘fclk的兩倍頻率的時鐘進入芯片，或使用鎖相環在芯片產生2xfclk時鐘。這樣的計時解決方案仍然可以有內部時序不匹配，從而導致與時序偏差相關類似的問題。

為了示出，圖2示出10g樣本/s的雙倍數據速率的數模轉換器的示例性理想輸出頻譜。這里，fclk表示差分時鐘輸入信號的頻率，fsample表示實際更新或數據轉換器的采樣頻率。輸入信號(具有示范性的頻率信號fsignal)出現在ddrdac的輸出頻譜，作為基調202和其圖像204，分別在輸出頻譜的fsignal和fsample-fsignal。圖3示出了具有定時偏斜的100飛秒(fs)的10g樣本/s的雙倍數據速率的數模轉換器的示例性輸出頻譜。類似于圖2，輸入信號(具有示范性的頻率信號fsignal)顯示在轉換器202的輸出頻譜，分別作為基本音調和其在圖像204的輸出譜fsignal和fsample-fsignal。由于在ddrdac和定時歪斜(例如，δtclk或tskew＝100飛秒)的交織方面中，輸出頻譜有兩個額外的交織音調(即，不希望的圖像的色調)302和304，其出現在輸出頻譜的fsample/2+/-fsignal。所用的時間交織adc的輸出中出現類似的交織音調。不幸的是，數據轉換器系統不能依賴于圖1的限幅放大器106的有限能力，以校正相位不平衡或依賴任何片外電路以提供圖2的更好的差分時鐘輸入信號102和104。

這個問題潛在的解決方案是昂貴的、不方便的，還是不夠的。在很高的頻率具有更少的差分相位不平衡的片外組件是非常昂貴的。而定時歪斜能離片校正，通過附加選定的芯片外阻抗到時鐘輸入以提供手冊“調整”，該解決方案也很昂貴，因為它必須對每個組件進行單獨地和就地執行，即在印刷電路板制造和填充之后，這并不是友好地所有大規模生產的。如果所需的采樣率是足夠高的，使用具有僅一個臨界邊緣的時鐘倍增輸入時鐘速率(fsample＝fclk)也是不很經濟功率(相對于時鐘的差分輸入時鐘的兩個上升沿和下降沿)。

調整兩個輸入差分時鐘信號以降低相位不平衡

為了減少相位不平衡，差分時鐘相位調整電路可以利用在輸入組件可調節負載(例如，可調阻抗)接收差分輸入時鐘信號(例如，圖1的clk+和clk-)，以去偏移輸入時鐘的邊緣和補償出現在數據轉換器(例如，開關或交錯dac采樣adc的切面)的歪斜，或系統中的任何相位失衡。一種電路可以被耦合到數據轉換器的輸出(或信號鏈中的后續/隨后部分的其他輸出)，來測量輸出頻譜中由于相位失調的不期望的圖像的振幅，以提供偏斜調整的反饋控制。由于電路直接在轉換器輸出觀察錯誤或采取措施，該觀察或測量還捕獲在整個時鐘分布和數據轉換器內的任何測量不匹配(這不能僅僅通過觀察輸入差分時鐘信號而完成)。

圖4示出了根據本公開的一些實施例的差分時鐘相位調整電路。該電路可以包括處理電路，用于接收第一和第二差分輸入的時鐘信號102和104。在這個例子中，該處理限幅放大器電路106，用于處理第一和第二差分輸入的時鐘信號102和104，以產生第一和第二偽差分時鐘信號108和110的處理電路產生的第一和第二偽差分時鐘信號108和110(標記為clkp和clkn)。第一和第二偽差分時鐘信號108和110驅動一個數據轉換器電路(在圖4中未示出，在圖5和6表示)。第一和第二偽差分時鐘信號108和104的相位相對于彼此，并優選或理想地相對于彼此180度異相位。有些相位不平衡可出現，這顯示為定時偏移δtclk。該數據轉換器可以包括在第一和第二偽差分時鐘信號的任一上升沿或下降沿獨立操作的兩個交錯轉換器。該兩個交錯變換器的輸出被組合為數據轉換器的輸出。

如以前所述，第一和第二差分輸入時鐘信號102和104的相位相對于彼此異相，并優選或理想地相對于彼此異相180度。有些相位不平衡出現，這是顯示為定時偏移δtin。相位不平衡也在限幅放大器后存在，例如，在片上時鐘分配網絡和即使轉換器內核本身。一般來說，相位不平衡可以遠遠小于與差分輸入時鐘信號102和104的時序偏斜相關的相位失衡。然而，如果sfdr要求更好的性能，和/或如果輸出頻率為高(因為該問題使用所需輸出頻率調整線性)，相位失衡仍然是問題。本公開描述了可校正系統中的相位不平衡的實施方案。

在一些實施例中，用于在數據轉換器電路的輸出減少圖像雜散的差分時鐘相位調整電路包括多個部分。該電路可以包括可調負載，例如，分別耦合到接收(或者攜帶)的第一和第二差分輸入時鐘信號102和104的第一和第二差分時鐘信號路徑的第一和第二可控阻抗塊402和404。第一和第二差分時鐘信號路徑被示為具有clk+和clk-輸入節點和耦合到限幅放大器106的輸入。差分時鐘相位調整電路調諧可調負載，例如，分別耦合到clk+和clk-的獨立可控阻抗zprogp和zprogn，以降低在差分時鐘輸入clk+和clk-的相位不平衡。可調負載可以降低定時歪斜δtin，差分輸入時鐘信號102和104之間的定時偏移。反饋機制可以觀察由時鐘信號108和110驅動或定時的數據轉換器的輸出(標記為clkp和clkn)，并生成控制信號ctrlp和ctrln以分別調整zprogp和zprogn。

可調節的負載(例如，第一和第二可控阻抗塊402和404)分別被示為zprogp和zprogn。控制信號ctrlp和ctrln可以控制第一和第二可控阻抗塊402和404的有效(復合)阻抗，以去歪斜第一和第二差分輸入時鐘信號102和104。電路的相位阻抗可以通過可調節的負載調整以降低相位不平衡。所述控制信號可以以模擬形式，以數字形式或它們的組合。使用由第一和第二可控阻抗塊zprogp和zprogn進行的偽差分阻抗調諧，相位不平衡可以減少或廢止。通過調整有效載荷，差分輸入時鐘信號102和104的定時或相位可以通過減少系統中的相位不平衡而調節以降低不希望的雜散，例如降低定時偏斜δtin。差分時鐘相位調整方案移動兩個差分時鐘輸入，使它們更接近理想的相位差。

可調負載可以實現以為特定應用提供各種方案和傾斜調整范圍。在一些實施例中，可調節負載的每個被實施使用切換電容器組，可編程電容器組，或二進制縮放電容器組。開關電容器電路優選在第一和第二可控阻抗塊使用。由于一些時鐘頻率需要的電感器尺寸，電感是可能的，不是優選的。然而，對于其中時鐘頻率足夠高的一些應用，用于實現可控制的阻抗塊的片上電感作為l-c系列元件的一部分可是合理小的。對于可控阻抗塊的各種實施方式相對于圖8a-g詳細描述。在實踐中，輸入時鐘clk+和clk-節點接收低噪聲正弦波，作為差分輸入時鐘信號可以相當敏感。在第一和第二塊可控阻抗具有相對小的阻抗或反應性元件，對差分時鐘輸入信號之間的時序偏斜δtin進行大幅影響(特別是考慮到時鐘是相當高速數據轉換器的高頻率)。

在一些實施例中，第一和第二可控阻抗包括塊402和404具有開關電容阻抗電路可調諧的控制信號ctrlp和ctrln。控制信號ctrlp和ctrln可控制在第一和第二可控阻抗塊402和404的開關(例如，晶體管耦合到電容器)狀態，以切換電容器出入(個別地)，用于調諧在第一和第二可控阻抗塊402和404的阻抗。優選地，控制信號可以調整可控阻抗塊的復合阻抗的相位成分。如果差分時鐘輸入clk+和clk-由具有特定量電阻的組件驅動，調節電容(例如，通過使在第一或第二差分時鐘信號路徑的電容更大)能移動第一階rc極點和該rc電路的時間常數，以便相位不平衡可以減少或廢止。

電路包括觀察路徑和反饋控制路徑(未在圖4示出，但由圖5和6和伴隨的描述示出)。

觀察路徑觀察數據轉換器的至少一個輸出，或來自數據轉換器電路的至少下行信號。觀察輸出可以讓電路測量和定位由相位不平衡所造成的不良的雜散，使得時鐘相位可相應調整。觀察路徑最好包括adc和任何合適的模擬處理。通過將觀察轉換到數字域，控制器可以具有任意復雜或特別適合應用需求的任何復雜性。

基于數據轉換器電路的觀測輸出，反饋控制路徑生成控制信號(例如，分別至第一和第二可控阻抗塊402和404的ctrlp和ctrln)以降低所述第一和第二差分時鐘輸入信號102和104的相位不平衡。反饋控制路徑可以定位和/或測量(至少)由第一和第二差分時鐘信號的相位不平衡引起的圖像雜散，并基于定位的圖像雜散產生控制信號。通過減少系統中的相位不平衡(例如，第一和第二差分輸入時鐘信號102和104的相位不平衡以及存在于系統中的任何其他相位不平衡)，第一和第二偽差分時鐘信號108和110的定時偏斜δtclk也降低。其結果是，敏感于該時鐘相位不平衡的該數據轉換器或其他電路可遭受更少的性能下降。

不同的校準模式

雖然示在圖4中示出但在圖5和6示出，該電路可以可選地包括用于導頻音調生成作為輸入到數據轉換器的信號發生器。音調是在數據轉換器的輸出的公知的理想輸出頻譜的已知導頻信號。導頻音都可以使用(雖然不一定)在前臺中，而不使用數據轉換器。使用導頻音，當導頻施加音作為到數據轉換器的輸入時，路徑觀察可以觀察數據轉換器的輸出(即，觀察輸出頻譜)。如果有相位不平衡，除了對應于輸入的峰值的能量或功率譜密度，圖像雜散出現在不應該有圖像的頻率處(例如，如由圖2和3中所示)。例如，導頻音可以是具有預定(基本)頻率的正弦波，其中該輸出頻譜預期在對應于預定(基波)頻率的頻率具有峰值。如果具有相位不平衡，不希望的圖像雜散可以出現在預定/已知頻率或頻段的輸出頻譜。通過在觀察路徑提供適當的接收器(例如，用適當的頻率/帶寬為接收機的預期不希望的圖像的導頻音調和頻率位置骨刺)，在關注的頻率或頻帶觀察輸出頻譜以推斷在第一和第二差分輸入時鐘信號102和104以及第一和第二偽差分時鐘信號108和110中的定時歪斜或相位不平衡的量。對于電路提供(數字)信號發生器通常不引入其他區域和成本，因為許多數據轉換器具有正弦發生器，用于乘法并向頻譜的另一部分移動窄帶輸入信號。

在一些情況下，即使在正常操作期間(即，背景校正)，導頻音可以被添加到所述數據轉換器的輸入，使得所述時鐘相位調整電路可以在后臺操作。該導頻音可以是相對小的幅度，這樣的方案可工作，如果觀測路徑中的接收器足夠敏感以感知任何不良的圖像雜散。在一些背景校正方案中，導頻音的頻率可以經選擇或選中以確保導頻音本身以及不良圖像色調不干擾應用的正常處理。該設置受益于由可控阻抗塊的非常細微或準連續地相位調諧，因為調諧塊應該被設計為不干擾正常操作。在一個實例中，在啟動時粗校準可以使用離散電容器組(即，前景校準)來執行，并且連續精細控制可在后臺利用一對變抗器對可控制的阻抗的塊來執行。變容二極管可以用具有足夠精細的分辨率的差分電壓輸出dac進行控制。

替換于包含和使用信號發生器以產生導頻音，而數據轉換器不使用(例如，在校準模式下，在前臺，或在后臺中)，該觀察路徑和反饋控制路徑可在數據轉換器的正常操作中在后臺操作，如果數據轉換器的正常輸入信號的特性(例如，預期的理想輸出頻譜)是已知的(或可被確定)，以及適當的接收器提供觀察路徑中以檢測由相位不平衡造成的任何不良的圖像雜散。

在一些情況下，信號發生器450(圖4-6)優選地不包括，或設計者可以選擇以不使用導頻音，因為某些應用可需要生成高質量模擬正弦波。為了測量和/或定位圖像，處理器可接收相關于正常輸入信號的接收信息，其光譜定位在特定應用中是經常已知的。在一些全雙工或半雙工系統中，足夠足夠好的dac可用于產生高品質的模擬正弦波音為先導。這種導頻音可用于前臺校準，以及與普通輸入信號本身相關的信息可用于沒有導頻音的背景校正。

ddrdacs的差分時鐘相位調整

圖5示出根據本公開的一些實施例，具有差分時鐘相位調整電路的雙數據率數模轉換器(dacddr)。該dac502ddr的性能可以受到通過驅動ddrdac502的偽差分時鐘信號clkp和clkn的相位不平衡嚴重影響(由圖2和圖3所示)。當dac502在雙數據率被操作時，數據可以以兩倍的輸入時鐘信號的頻率被更新(fsample＝2xfclk)，或措辭方式不同，在偽clkp差分和差分時鐘信號clkn的任一上升沿或(單端)下降沿。例如，一些ddrdac在clkp的上升沿和clkn的上升沿更新數據。或者，在clkp的下降沿和clkn的下降沿更新數據。數據更新是差分時鐘速度的兩倍，或(單端)偽差分時鐘信號中的一個(因此，dac是ddrdac)。措辭不同，dac502操作為2x交錯轉換器。如果偽差分和差分時鐘信號clkp和clkn沒有對齊(即，不完全是180度的相位差)，不良圖像雜散出現在dac502的輸出頻譜。時序偏差的其他來源可以存在于芯片，其可以貢獻于不良的圖像雜散。

為了觀察在dac502的輸出，所述差分時鐘調整電路的觀察路徑可以包括模數轉換器506，用于接收數據轉換器(即，ddrdac502)的輸出，并產生數字輸出。在一般情況下，模擬數字轉換器506可是接收器鏈內具有其它模擬處理元件的塊。該adc506可用于觀察或接收信號，用于其他用途(例如，數字預失真，正常接收鏈)。反饋控制路徑可以包括處理器508，用于觀察的感興趣的數字輸出的頻帶，并根據頻譜功率密度從第一和第二偽差分時鐘信號之間的理想相位差估計偏差(或等效的測量，例如，能量，或者在感興趣的頻帶振幅信息)。例如，不希望的圖像雜散可以測量和/或定位以從理想的相位差推斷偏差(即，相位不平衡或定時偏移)。在一些實施例中，數字輸出可以存儲在緩沖器或存儲器，并且該處理器508可以提供片上或片外(例如，片上或片外微處理器或數字信號處理電路)，用于訪問和分析該數字輸出。在一些情況下，處理器可以利用控制信號ctrlp和ctrln寫入到寄存器508，以調整第一和第二可控阻抗塊402和404。

在一些實施例中，雙數據率的數模轉換器系統可包括第一和第二信號路徑(具有時鐘輸入節點clk+和clk-并耦合到限幅放大器106)，用于接收異相的第一和第二差分時鐘輸入信號(例如，理想的180度的相位差)，并通過片外差分時鐘源，例如平衡-不平衡變換器，變壓器等產生的。在某些情況下，基于由片外或片上組件提供的單端正弦波，片上產生第一和差分輸入時鐘信號。

該系統包括分別耦合到第一和第二信號路徑的第一和第二調諧電路(例如，第一和第二可控阻抗塊402和404)。該系統包括限幅放大器106，其接收第一和第二差分輸入時鐘信號并產生異相的第一和第二偽差分時鐘信號(clkp和clkn)(例如，理想地180度的異相位)。

系統包括數模轉換器電路(例如，ddrdac502)以兩倍的輸入時鐘信號的頻率更新，其數據(例如，fclk，差分輸入時鐘信號中的任一個的頻率)，或措辭不同地，在(單端)偽差分時鐘信號clkp和clkn的任一上升沿或下降沿。

該系統還包括差分時鐘輸入相位調整電路，用于觀察雙倍數據速率的數模轉換器502，以確定在第一和第二偽差分時鐘信號(clkp和clkn)的相位不平衡，并向第一和第二可調諧電路(例如，第一和第二可控阻抗塊402和404)產生反饋的輸出控制信號(ctrlp和ctrl)，以基于確定的相位不平衡而調整該第一和第二差分時鐘輸入信號的相位(例如，通過第一和第二信號路徑攜帶到限幅放大器106)。

在一些實施例中，差分時鐘輸入相位調整電路測量由相位不平衡引起的圖像雜散的幅度(或其他等效測量)。差分時鐘輸入相位調整電路可以包括模數轉換器506，用于接收數模轉換器電路(例如，ddrdac502)的輸出，并產生數字輸出，和處理器508，用于觀測關注的數字輸出的頻率以及基于關注的頻帶的功率譜密度(或其他等效測量)而確定相位不平衡。

提供用于dac的差分時鐘相位調整電路可以是特別有利的，因為它難以在dac的輸出過濾掉不想要的圖像雜散(即，其通常廣播模擬信號)，并且這種不需要的圖像雜散可以顯著破壞外部環境。性能下降是最糟糕，其中不需要的圖像雜散落入與所需內容信號的同帶中。

時間交錯adc的差分時鐘相位調整

圖6示出了根據本公開的一些實施例，具有差分時鐘相位調整電路的時間交織模數轉換器；在adc中，數字輸出頻譜是歪斜不平衡的直接測量。操作時鐘信號的時間交織adc或交織adc(其互相不是理想的相位差)可在其輸出也具有不良的雜散。時序偏差的其他來源可以存在于芯片，它們可導致不良圖像雜散。

在這個例子中，雙向時間交織adc被示出，其中有兩個模數轉換器(例如，adc1602和adc2604)。的雙向時間交織adc中的adc1602和adc2604在第二偽差分時鐘信號的任一上升沿或第一和下降沿采樣(標記為clk1和clk2，由限幅放大器106生成，類似于其它附圖的clkp和clkn)。例如，adc1602和adc2604在clkp的上升沿和clkn的上升沿采樣輸入信號。或者，adc1602和adc2604在clkp的下降沿和clkn的下降沿采樣。采樣(即，采樣頻率fsample)是差分時鐘輸入(即，輸入時鐘頻率fclk)的頻率的兩倍，或(單端)偽差分時鐘信號中的一個。在第一和第二偽差分時鐘信號是180度相位用于驅動兩個adc，即，adc1602和adc2604(或“子adc”)。

其它時間交織adc其中可具有兩個或更多的子adc。這樣的adc仍然敏感于相位不平衡，如果驅動所述兩個或更多個子adc的時鐘信號不具有理想的相位對準。例如，四通時間交織adc可受到性能下降的影響，如果驅動子adc的四個時鐘信號不是90度的異相。本文所述的差分相位調整電路可以另外應用以校正兩個或更多個時鐘信號與理想相位差異之間的相位不平衡。傳統上，一些系統嘗試來對齊的一個或多個時鐘信號和基準時鐘信號(即，單端方式)。差分時鐘調整相位的方法不同于單端方法，因為可調諧電路可差分移位差分輸入時鐘信號以降低所述定時歪斜(相對于移動單端時鐘信號更接近基準時鐘信號)。此外，由于單端方法通常比較每個單端時鐘信號與基準信號，差分方法可以更容易，它需要附加的信號為基準。而且，通過觀察數據轉換器的輸出而不是時鐘信號本身，整個觀察和反饋控制系統可以解決相位失衡的其它來源。

對于adc，所述adc的數字輸出是數據轉換器的輸出的直接觀察。在兩個adc的數字輸出之后，adc1602和adc2604由組合器606(其中在正確的順序放置的數字數據)相結合。觀察路徑觀察數據轉換器的數字輸出端(即，在組合器606的輸出)，并包括處理器反饋控制路徑可以觀察關注的數字輸出的頻帶，并基于感興趣的頻帶中的功率譜密度(或其它等效的測量)而估計第一和第二偽差分時鐘信號(例如，clk1和clk2)之間和理想相位差的偏差。例如，處理器可以測量不希望的圖像雜散(代表與理想的相位差的偏差)的(頻譜功率密度，能量，或其他等效測量)的幅值和產生控制信號ctrl1和ctrl2(類似ctrlp和ctrl其他圖像)，以調整第一和第二可控阻抗塊402和404。

差分時鐘相位調整的方法

圖7是示出根據本公開的一些實施例，差分時鐘相位調整以降低在數據轉換器電路的輸出圖像雜散的方法的流程圖。該方法包括觀測數據轉換器電路的輸出，其中所述數據轉換器電路由互相之間具有理想的相位差的偽差分時鐘信號驅動(任務702)。偽差分時鐘信號(例如，圖的第一和第二偽差分時鐘信號108和110)可以理想地180度異相位，在實踐中，可具有飛秒或皮秒的定時偏移。該方法還包括：基于所述觀測輸出(任務704)估算與理想相位差的偏差。所觀察到的輸出通常是輸出頻譜，在不同頻率或關注頻帶的輸出信號的能量，在不同頻率或關注頻帶的輸出信號的頻譜功率密度，或不希望的圖像雜散的其他等效測量。如果當不希望圖像雜散時發現圖像雜散，可以推斷相位不平衡。該方法還包括：基于所估計的偏差產生控制信號，以耦合到相應的差分時鐘信號(任務706)的信號輸入路徑的獨立控制電路塊(例如，圖的第一和第二可控阻抗塊402和404)。差分輸入時鐘信號(例如，圖的第一和第二差分輸入時鐘信號102和104)用于生成所述偽差分時鐘信號，以調整差分輸入時鐘信號的相位。

在一些實施例中，該方法可以包括基于所述控制信號改變獨立控制電路塊的阻抗(或復阻抗的相)。通過改變阻抗，可以減小差分輸入信號的時間時鐘偏差。例如，通過使用控制信號控制每個獨立可控電路塊的切換電容器組，該方法可以包括改變獨立可控電路塊的電容。該反饋可以是確定性的，其中代表相位不平衡的觀察輸出進行的測量直接映射到控制信號，適合于減少或廢止相位不平衡。該控制反饋也是自適應或動態的，其中控制信號可被調整以確定可以直到相位不平衡是在可接受的水平調節控制信號，以驅動在觀察小的不平衡的相的輸出的測量結果。措辭不同地，產生控制信號可以包括改變所述控制信號以遞增地減少在反饋控制回路估計的偏差(例如，用最小均值算法或其它合適的算法，用于測量/驅動估計偏差越來越小)。

在一些實施方案中，當數據轉換器電路的輸出被觀測時，該方法包括提供在觀察輸出的輸出頻譜具有預定的峰值/雜散的導頻音。導頻音可用于前景校準或背景校準的一種或兩種，根據導頻音的預定特征和輸入到數據轉換器電路中的普通輸入。

在一些情況下，觀察該數據轉換器電路的輸出，而數據轉換器(例如，后臺校準模式)在正常操作。在一些情況下，當數據轉換器是在正常操作(例如，前臺校準模式)時，觀察數據轉換器電路的輸出。

在一些實施例中，觀察數據轉換器的輸出包括：確定能量，功率譜密度量(功率能量平均時間)，或者在關注的一個或多個頻帶的振幅信息(例如，觀察輸出頻譜)。估計偏差包括：測量在觀察輸出中不需要的圖像。產生控制信號的步驟包括：確定對應于不需要的圖像雜散的測量的控制信號。控制相位可致動相位調整，以減少在觀察的輸出頻譜中的不良圖像雜散的測量。

變化和實現

雖然描述其中時鐘信號是理想的180度的相位差彼此的許多實例，這種技術可用來，當數據轉換器是由可具有其他理想相位差異(例如，90°度的相)的兩個或更多的時鐘信號驅動。本文所述的差分時鐘調整方法可以在這樣的情況下仍然校正相位不平衡，雜散所造成的相位不平衡可以在數據轉換器的輸出觀察。而且，這個差分時鐘相位調整不混淆電路，其目的是相對于參考信號(即，單端或微調調整)對準信號的相位或占空比校正。

在一些實施方案中，該觀察路徑觀察數據轉換器電路的輸出，并且在某些情況下，觀察路徑可適宜地在系統中的下游從數據轉換器觀察其他信號(在信號鏈的后面部分)。例如，系統可包括用于監測數字預失真(dpd)的rf功率放大器(pa)的輸出的觀察路徑。有時，該數據轉換器(dac在這種情況下)可直接驅動pa(經由用于抗混疊抑制的濾波器)，或者可以涉及頻率變換(例如，混頻器)，以及一些pa-驅動相位(例如，過濾)。根據所涉及的系統和信號頻率以及圖像是否足以pa輸出可見，該dpd路徑觀察可以用作本文所述的觀測路徑，用于定位/測量不良圖像色調。在某些情況下，在雙工系統中的觀測接收機鏈可以使用兩種路徑。

在一些實施方案中，該觀察路徑還可以包括：模擬信號處理相位，例如，混頻器，增益級，模擬濾波器。這些模擬信號處理相位可包括在數據轉換器(諸如，ddrdac)和用于觀察數據轉換器的輸出的adc之間。在某些應用中，色調圖象的位置是已知的，以及相應的路徑觀察可以具體地設計以特定查看關注的某些頻率，以降低觀察路徑的復雜性。例如，更經濟的觀察路徑可包括例如過濾器，混頻器，濾波器和低帶寬adc的前增益級。在某些情況下，很寬帶adc可以使用(而不是模擬信號處理提供了相位)，寬帶adc會消耗大量的電力。另一方面，如果特定應用已配備adc，如果adc適用于定位/測量所述不希望的圖像色調，adc可用于觀察路徑。例如，adc可以在接收器側和/或傳輸側的雙工系統可用。

圖8a-g示出根據本公開的一些實施例的可控阻抗塊電路的可能實施方式。任何一個例證或兩個或多個所述例子可實施為可控制阻抗塊，取決于應用。

圖8a示出了一組電容器(或開關電容器組)或塊，具有用于接地的電容器各開關可控阻抗。該開關可以關閉或開啟或縮小切換電容器調整塊的阻抗。

圖8b示出了具有l-c串聯電路的可控阻抗塊的另一種實現。電感器與切換電容器組串聯。使用接地開關，與電感串聯切換電容組可被編程為調整塊的阻抗。可編程可以主要通過c完成(例如，接地開關與電容器銀行)。在一些實施例中，可控阻抗塊可具有對應于感興趣的輸入時鐘頻率不同的范圍的多個l-c串聯電路(電感器串聯具有連接到接地開關的開關電容器組，其了解到每個時鐘輸入)。不同的l-c系列電路可針對特定頻率范圍進行優化。

圖8c-d示出可控阻抗塊的其他實施方式，包括電感器，串聯電感器的開關電容器組，和變容二極管顯示(伴隨著dac控制電壓，未示出)。圖8e-g示出可控阻抗塊的其他實現，包含(片上或片外)可變電抗器。一般說來，變容二極管可以允許比一組離散固定電容器更精細的控制(即，本文所述具有接地開關的電容器組)。因此，變容二極管更合適于后臺校準候選用于定時偏移，因為變容二極管用作微調致動器來慢慢改變定時傾斜。調整的較小變化可以優先于大跳躍/變化。變容二極管被控制或由模擬控制信號vctrl驅動，這可以通過(低速)dac的輸出電壓來產生。變容二極管可以成為片上或片外。在一些替代的實施方案中，所提供的可變電抗器(例如，高品質的離散的射頻變容二極管)是片外(而不是片上，例如，具有控制輸入的電路組件，用于基本上連續或經過許多細致步驟地改變電容)。對于圖8c-d，切換電容器組也被連接到在節點n的電感，變容二極管被連接到節點n(在圖8c對圖8d，具有不同極性)。因此，該變容二極管是另外與電感器串聯。變容二極管的極性可取決于在時鐘輸入端接收差分時鐘信號的dc輸入電壓。圖8e顯示了包括變容二極管的實施方式。圖8f-g示出了串聯變容二極管的電感器，但對于兩幅圖具有不同極性。變容二極管的極性可取決于在時鐘輸入端的dc輸入電壓，所述時鐘輸入端接收差分時鐘信號。

離散可控阻抗塊可以然后通過由反饋控制路徑中產生的數字位(即，位控制信號)致動，而一些塊可控阻抗可以通過模擬信號被致動。在某些情況下中，如果可控阻抗塊包括至少一個變容管，附加的dac可以被包括在反饋控制通路，以將由處理器計算的數字量轉換為模擬量，用于控制阻抗和有效地減少定時偏斜。如果處理器可采取這樣的缺陷或當生成數字量時不單調考慮，額外的dac并不需要是完美的。

需要注意的是，參照以上討論的圖中的活動適用于敏感于相位不平衡的集成電路，如本文所述的ddrdacs或時間交錯adc的(其中fsample＝2xfclk，和差分時鐘可以由片外組件提供)。

在某些情況下，本文所討論的特征可以適用于醫療系統、科學儀器、無線和有線通信、雷達、工業過程控制、音頻和視頻設備、電流檢測、儀表(可高度精確)、電纜基礎設施、軍事(例如，雷達)以及其他系統，其中在數據轉換器的輸出減少預先骨刺對于應用是重要的。

在實施例的以上的討論中，電容器，時鐘，dffs，除法，電感器，電阻器，放大器，開關，數字核心，晶體管和/或其它組件可容易加入、代替、取代或否則修改，以適應特定的電路需要。此外，必須繼續應該是相輔相成即使用電子設備，硬件，軟件等。同樣實施本公開的教導可行的選擇。例如，可控制的阻抗的塊可以由其他電路來代替差分可調節的差分輸入的時鐘信號的時序。一個例子包括在信號路徑中使用反相器。

為差分時鐘相位調整的各種設備的部分可以包括執行此處功能的電子電路。在一些情況下，該裝置的一個或多個部分(例如，圖中的處理器508)可以由一個處理器或數字信號處理電路，專門配置用于執行本文提供所述功能。例如，處理器508可以包括一個或多個專用部件，或可以包括可編程邏輯門被配置為攜帶的本文描述。所述電路可以操作在模擬域中，數字域，或者在混合信號域。在某些情況下，處理器可誓構造為執行功能的本文所執行所述通過存儲在非臨時性計算機介質上的一個或多個指令。

在一個示例實施例中，圖中的任何數量的電路可以在相關聯的電子設備的板上實現。板可以是能夠保持電子設備的內部電子系統的各種部件，并且還提供用于其他外圍設備的連接器的通用電路板。更具體地，板可以提供電連接，系統的其他部件可以通過該電連接電通信。基于特定配置需求，處理需求，計算機設計等，任何合適的處理器(包括數字信號處理器，微處理器，支持芯片組等)，計算機可讀非暫時性存儲器元件等可以適當地耦合到板。諸如外部存儲器，附加傳感器，用于音頻/視頻顯示的控制器以及外圍設備的其它組件可以作為插入卡，經由電纜附接到板或者集成到板本身中。在各種實施例中，本文描述的功能可以仿真形式被實現為在布置在支持這些功能的結構中的一個或多個可配置(例如，可編程)元件內運行的軟件或固件。提供仿真的軟件或固件可以在包括允許處理器執行那些功能的指令的非暫時性計算機可讀存儲介質上提供。

在另一示例實施例中，附圖的電路可以被實現為獨立模塊(例如，具有被配置為執行特定應用或功能的相關組件和電路的設備)或實現為應用中的插件模塊電子設備的特定硬件。注意，本公開的特定實施例可以部分地或整體地容易地包括在片上系統(soc)封裝中。soc表示將計算機或其他電子系統的組件集成到單個芯片中的ic。它可以包含數字，模擬，混合信號和通常的射頻功能：所有這些可以提供在單個芯片襯底上。其他實施例可以包括多芯片模塊(mcm)，其具有位于單個電子封裝內的多個分離的ic，并且被配置為通過電子封裝彼此緊密地相互作用。在各種其它實施例中，數字濾波器可以在專用集成電路(asic)，現場可編程門陣列(fpga)和其它半導體芯片中的一個或多個硅核中實現。

這是必須還要注意，所有的規格，尺寸以及本文所概述的關系(例如，微處理器，傳感器，寄存器，邏輯塊，邏輯運算，數量等)只被提供的示例的目的，只有教學。這樣的信息可以改變，而不脫離本公開的精神或所附權利要求的范圍。這些規范僅適用于非限制性的例子，因此，它們應該被解釋為這樣的。在前面的描述，已經參照處理器和/或部件的安排描述示例實施例。各種修改和改變可以在不脫離所附權利要求的范圍的前提作出。說明書和附圖相應地看作是說明性而不是在限制性的意義。

注意，利用本文提供的許多示例，可以根據兩個，三個，四個或更多個電子部件來描述交互。然而，這僅僅是為了清楚和示例的目的。應當理解，系統可以以任何合適的方式合并。沿著類似的設計替代方案，附圖的任何所示的部件，模塊和元件可以以各種可能的配置組合，所有這些都明顯在本說明書的廣泛范圍內。在某些情況下，可以通過僅參考有限數量的電氣元件來更容易地描述給定的一組流的一個或多個功能。應當理解，圖中的電路及其教導是容易擴展的，并且可以容納大量部件，以及更復雜/復雜的布置和配置。因此，所提供的示例不應限制可能應用于無數其它架構的電路的范圍或抑制電路的廣泛教導。

注意，在本說明書中，引用在“一個實施例”，“示例實施例”，“實施例”“另一實施例”，“一些實施例”，“各種實施例”，“其他實施方案”，“替代實施例”等中包括的各種特征(例如，元件，結構，模塊，組件，步驟，操作，特性等)意指任何此類特征包括在本公開的一個或多個實施方案中，可或不可必然在同一實施例中組合。

同樣重要的是要注意，功能有關差分時鐘調整相位，只示出一些可能由被執行，或在可能的相位的差分時鐘調整的功能，在圖中示出的系統。一些這些操作可以誓刪除或移除在適當時或誓這些操作可以相當大的變化或修改，而不會脫離本公開的范圍。此外，操作的定時可誓這些相當改變。前面的操作流程已經參團例如和討論的目的。大量靈活性描述由實施例本文提供的任何合適的是，安排，年表，配置和計時機構可以在不脫離本公開內容的教導來提供。

許多其它改變，替換，變化，改變，和修改可以確定本領域技術人員和其意圖是本公開內容包括所有這樣的改變，替換，變化，改變，和修改落入在范圍的所附權利要求。注意，上面描述的該裝置的所有可選功能還可相對于本文描述的方法和處理實施，和實施例的細節可用于一個或多個實施例中的任何地方。