利用注入鎖定環形振蕩器產生正交本振信號的電路的制作方法

本實用新型涉及射頻集成電路領域，尤其涉及一種利用注入鎖定環形振蕩器產生正交本振信號的電路。

背景技術：

隨著通信技術的發展，采用正交上變頻或者正交下變頻來完成變頻操作的收發機結構得到了越來越廣泛地應用。這種收發機都需要提供正交的本地信號，這主要是由于正交變頻技術可以有效避免無線接收機中的鏡像抑制問題或無線發射機中的鏡像帶雜散問題。正交變頻技術采用正交本振信號與射頻（或中頻）信號進行混頻來實現變頻操作。如何產生具有足夠寬的調諧范圍，同時具有低噪聲性能的匹配（包括相位匹配和幅度匹配）正交本振信號，通常是這些無線收發機設計所面臨的一個主要挑戰。

目前，有多種技術可以產生正交本振信號，常用的技術有：采用RC-CR相移網絡、polyphase（無源多相）濾波器、LC耦合正交振蕩器、邊沿觸發的二分頻器等。

在RC-CR相移網絡中有兩個支路，一個是高通網絡，一個是低通網絡，兩者僅在一個頻率（ω=1/(RC)）處，輸出幅度是相等的，在其它的頻率處，它們的幅度都不相同。因此這種產生正交信號的方法僅能在一個頻率點上產生完全理想的正交信號（信號幅度相同、相差90°）。而且，隨著溫度和工藝的變化，RC積也會發生變化，導致能產生理想正交信號的頻率點也會發生變化。

polyphase無源多相網絡產生正交信號，具有很寬的帶寬，而且對元件的不匹配相對來說不敏感，在實現正交信號功能中也得到了廣泛地應用。但是無源多相方案適用于小的正弦信號，當輸入為方波信號時，輸出的正交信號非常不對稱，為了使輸出在相同的水平，則需要很大的功耗，同時還需要幅度限值。

LC耦合正交振蕩器，此方案采用片上電感，而且數量不少，會增大元件所需的布置面積。

其中，采用邊沿觸發的二分頻器產生正交本振信號的方法可以避免本振產生電路與發射支路的頻率牽引效應。這種電路是由壓控振蕩器產生兩倍本振頻率的差分信號，送給兩個不同的二分頻器經分頻操作，就可以產生所需要的正交本振信號。因此，在很多無線收發機中得到廣泛的應用。但是此方案電路對輸入信號的頻率要求必須保持50%的占空比，其中任何的偏差都會引起輸出相位噪聲。

尤其在多通道的接收機中，會出現更豐富的頻率，當需要的本振信號是VCO信號的奇數分頻時，如果仍然需要采用二分頻，則需要VCO的頻率更高，帶來的設計難度會更高。

技術實現要素：

本實用新型針對VCO頻率進行奇數分頻后的頻率實現正交本振，提出一種利用注入鎖定環形振蕩器產生正交本振信號的電路。

為了達到上述目的，本實用新型的技術方案是提供一種利用注入鎖定環形振蕩器產生正交本振信號的電路，其包含：

分頻器，其接收壓控振蕩器輸出的信號進行奇數分頻，并輸出有一對非交疊信號PH1P和PH4P；

ILRO模塊，其包含通過多級差分放大器級聯反饋構成的環形振蕩器；每一級差分放大器各自包含一對差分輸入管、尾電流鏡管和電阻電容負載；

其中，第一級差分放大器還包含BIAS注入模塊，其設置的第一高通濾波器接收所述分頻器輸出的非交疊信號PH1P和PH4P作為注入信號，向與所述第一高通濾波器連接的第一級差分放大器的尾電流鏡管的輸入端輸送，經所述ILRO模塊的環形振蕩器生成與所述注入信號相應的正交本振信號。

優選地，所述ILRO模塊，包含級聯的四級差分放大器；

每一級差分放大器中，差分輸入管的柵極作為輸入端；

差分輸入管的漏極作為輸出端，并與電阻電容負載連接；所述電阻電容負載，包含連接在差分輸入管漏極之間的兩個負載電容、將各自相應的差分輸入管漏極分別接至電源VDD的兩個負載電阻；

第一級差分輸入管的輸入端對應接收第四級差分輸入管的輸出端發送的信號，其他各級差分輸入管的輸入端對應接收前一級差分輸入管輸出端發送的信號；

每一級差分輸入管的源極相連的節點，連接至同一級尾電流鏡管的漏極相連的節點；每一級尾電流鏡管的源極相連且接地；第二級、第三級和第四級中，各自的尾電流鏡管的柵極相連；第一級尾電流鏡管的柵極與BIAS注入模塊連接；

第二級差分輸入管的輸出端發送的信號I和IN，以及第四級差分輸入管的輸出端發送的信號Q和QN，作為所述ILRO模塊的正交本振信號輸出。

優選地，第一級差分放大器中BIAS注入模塊的第一高通濾波器，包含：

第一電阻及第二電阻，串聯在尾電流鏡管的柵極之間；

第一電容，接收分頻器的信號PH1P，向與該第一電容相連接的其中一個尾電流鏡管的柵極輸送；

第二電容，接收分頻器的信號PH4P，向與該第二電容相連接的另一個尾電流鏡管的柵極輸送。

優選地，所述分頻器，還輸出另一對非交疊信號PH1N和PH4N，與信號PH1P和PH4P反相；

所述ILRO模塊進一步設有相位補償電路，其包含：

電流源，其設置的兩個MOS管中，源極分別接至電源VDD，漏極相連且接至第三級尾電流鏡管漏極相連的節點；

第二高通濾波器，其設置的第三電阻及第四電阻串聯在兩個MOS管的柵極之間，設置的第三電容接收分頻器輸出的信號PH1N向與該第三電容連接的一個所述MOS管的柵極輸送，以及設置的第四電容接收分頻器輸出的信號PH4N向與該第四電容連接的另一個所述MOS管的柵極輸送。

優選地，與信號PH1P和PH4P對應的兩個非交疊時鐘信號的頻率為finj；

第一級差分放大器中差分輸入管向尾電流鏡管輸送的尾電流Iinj+的頻率為2finj；所述環形振蕩器的振蕩頻率fosc為finj。

優選地，所述分頻器是三分頻電路，其進一步包含：級聯的四個D類型觸發器，兩個反相器，以及一個與門；

其中，第一D類型觸發器的Q端接第二D類型觸發器的D端；

第二D類型觸發器的Q端接第三D類型觸發器的D端和一個反相器的輸入端；

第三D類型觸發器的Q端接第四D類型觸發器的D端；

第四D類型觸發器的Q端接另一反相器的輸入端；

兩個反相器的輸出端分別接與門的輸入端，與門的輸出端反饋接第一D類型觸發器的D端；

第二D類型觸發器和第四D類型觸發器的CLK輸入端，接時鐘信號CLK信號；第一D類型觸發器和第三D類型觸發器的CLK輸入端，接時鐘信號CLK的反相信號；

第一D類型觸發器的Q端和QN端對應輸出PH1P和PH1N信號；

第四D類型觸發器的Q端和QN端對應輸出PH4P和PH4N信號，與信號PH1P和PH4P反相。

優選地，所述三分頻電路的各個D類型觸發器，是TSPC型觸發器、或CML結構的觸發器、或標準的D觸發器。

優選地，所述壓控振蕩器輸出為200Mz~3GHz的數字信號時，所述三分頻電路的各個D類型觸發器使用TSPC型觸發器、或CML結構的觸發器；

或者，所述壓控振蕩器輸出為300MHz以下的數字信號時，所述三分頻電路的各個D類型觸發器使用標準的D觸發器。

本實用新型的有益效果是：

本實用新型由于采用注入鎖定環形振蕩器，對VCO奇數分頻后的信號實現了I/Q正交，避免了現有技術中對VCO的頻率更高的要求。本實用新型對輸入信號的要求可以是大信號也可以是小信號；并且，輸入信號也無需滿足50%占空比的要求。本實用新型加入相位補償電路，不影響環形振蕩器的工作，而能夠提高相位匹配。

附圖說明

圖1為本實用新型一種利用注入振蕩器產生正交本振的電路系統架構示意圖；

圖2為本實用新型的三分頻電路示意圖；

圖3為本實用新型的ILRO整體電路結構圖；

圖4為本實用新型的三分頻電路的四相輸出波形示意圖；

圖5為本實用新型對VCO的一個理想頻率信號處理所得的信號波形示意圖；

圖6為本實用新型通過spectre仿真器得到的I/Q輸出信號示意圖；

圖7為本實用新型通過PSS仿真的I/Q信號的示意圖。

具體實施方式

下面結合附圖，通過詳細說明一個較佳的具體實施例，對本實用新型做進一步說明闡述。

本實用新型提供一種利用注入鎖定環形振蕩器產生正交本振信號的電路，包括對壓控振蕩器（VCO）輸出的信號進行奇數分頻（下文以三分頻電路為例）的分頻器，和ILRO模塊（注入鎖定環形振蕩器）。如圖1所示的電路中，包含兩部分：三分頻電路101、ILRO（注入鎖定環形振蕩器）模塊102。三分頻電路101輸出非交疊的兩相信號PH1P和PH4P，及PH1N和PH4N信號，作為輸入信號注入給ILRO模塊102；ILRO模塊通過自身環形振蕩的特性，根據注入信號實現輸出信號正交，得到信號I，IN，Q，QN。

如圖2所示，三分頻電路101中，包含：四個D類型觸發器201~204，兩個反相器205、206，與門207。四個D類型觸發器201~204級聯，通過反饋做組合運算的時序電路。

其中，第一D類型觸發器201的輸出端Q接第二D類型觸發器202的輸入端D，第二D類型觸發器202的輸出端Q接第三D類型觸發器203的輸入端D和反相器206的輸入端，第三D類型觸發器203的輸出端Q接第四D類型觸發器204的輸入端D，第四D類型觸發器204的輸出端Q接反相器205的輸入端；反相器205和206的輸出端分別接與門207的輸入端，與門207的輸出端反饋接第一D類型觸發器201的輸入端D。第一D類型觸發器201和第三D類型觸發器203的CLK輸入端，接時鐘信號CLK的反相信號；第二D類型觸發器202和第四D類型觸發器204的CLK輸入端，接時鐘信號CLK信號；此方案可以根據狀態轉移圖設計。

三分頻電路101中各個D類型觸發器（DFF）的設計，可以根據頻率的大小選擇合適的觸發器架構：例如，高頻（0.18um CMOS工藝，200Mz~3GHz）的數字信號，可以采用TSPC（ture single-phase clock）觸發器或者CML結構的觸發器；低頻（0.18um CMOS工藝，低于300MHz）的數字信號，可以采用標準的D觸發器，此方案選擇較多，可以根據本身需求選擇。

第一D類型觸發器201的輸出端Q和QN對應輸出PH1P和PH1N信號，第四D類型觸發器204的輸出端Q和QN對應輸出PH4P和PH4N信號。其中，PH1P和PH4P作為一對三分頻后的非交疊信號輸出，PH1N和PH4N為PH1P和PH4P的對應反相信號，作為另一對非交疊信號輸出。

如圖3所示，ILRO模塊包含四級差分放大器級聯反饋構成的環形振蕩器，各級差分放大器包含一對差分輸入管、尾電流鏡管、電阻電容負載。第一級進一步具有BIAS注入模塊，其包含電阻電容組成的高通濾波器。

以ILRO模塊第一級結構443的差分放大器為例，其包含：輸入差分對NMOS管403和NMOS管404，尾電流源NMOS管407和NMOS管408，以及負載電阻401和402，負載電容405和406。

其中，各負載電阻401和402的一端接電源VDD，另一端對應連接NMOS管403和NMOS管404的漏極，這兩處負載電阻與MOS管漏極連接的節點分別作為第一級結構443的輸出端A、AN。串聯的負載電容405和406連接在NMOS管403和NMOS管404的漏極之間。NMOS管403和NMOS管404的源極相連的節點，連至NMOS管407和NMOS管408的漏極相連的節點，記錄此處從輸入差分對流至尾電流源的電流信號為Iinj+。NMOS管407和NMOS管408的源極相連并接地。

除了不具有BIAS注入模塊之外，第二級結構444、第三級結構445和第四級結構447，各自具有與上述第一級結構443的差分放大器相類似的元件結構及連接關系。

其中，第二級結構444包含輸入差分對NMOS管415和NMOS管416，尾電流源NMOS管419和NMOS管420，以及負載電阻413和414，負載電容417和418；第三級結構445包含輸入差分對NMOS管423和NMOS管424，尾電流源NMOS管427和NMOS管428，以及負載電阻421和422，負載電容425和426；第四級結構447包含輸入差分對NMOS管437和NMOS管438，尾電流源NMOS管441和NMOS管442，以及負載電阻435和436，負載電容439和440。

第一級結構443和后級（第二級結構444、第三級結構445和第四級結構447）的區別在于，第一級結構443具有BIAS注入模塊，其在BIAS控制的MOS管加入了注入信號部分，包含由電容409、410和電阻411、412組成的高通網絡，注入信號分別接三分頻電路輸出的PH1P和PH4P信號。所述電阻411、412串聯在NMOS管407和NMOS管408的柵極之間；NMOS管407和NMOS管408的柵極還分別通過所述電容409、410，對應連接PH1P和PH4P信號。

而與上述注入信號部分的結構不同，第二級結構444、第三級結構445和第四級結構447中，各尾電流源的兩個NMOS管（419、420；427、428；441、442）的柵極，則是相應連接的。

ILRO模塊的第一級結構443中，第一級的輸入端即NMOS管403、NMOS管404的柵極，對應接第四級結構447的輸出端QN、Q；第一級結構443的輸出端A、AN，對應接第二級結構444的輸入端即NMOS管415、NMOS管416的柵極；第二級的輸出端I、IN，接第三級結構445的輸入端即NMOS管423和NMOS管424的柵極；第三級的輸出端B、BN接第四級結構447的輸入端即NMOS管437和NMOS管438的柵極。

對于本實用新型中第二、三、四級構成的環形振蕩器，當振蕩器自己的振蕩頻率與VCO的三分頻頻率相近時，三分頻信號注入ILRO電路中，環形振蕩器的頻率會被牽引到注入后的頻率。這四級放大器，每級經過45°相移，最后一級通過輸出端變化形成180°相移，一共為360°相移。第二級和第四級的輸出相移變化為90°，得到正交信號I, IN, Q ,QN輸出。

本實用新型中還進一步包含相位補償電路446，其包含電阻電容組成的高通濾波器和電流源，結構與第一級輸入的注入信號部分的結構類似。所述相位補償電路446包含NMOS管433和NMOS管434，兩者的源極分別接至電源VDD，漏極相連接至第三級結構445的尾電流源上（即，NMOS管423和NMOS管424源極相連的節點，與NMOS管427和NMOS管428漏極相連的節點連接之處，記錄該處的電流信號為Iinj-）。所述電阻429、430串聯在NMOS管433和NMOS管434的柵極之間；NMOS管433和NMOS管434的柵極還分別通過所述電容431、432，對應連接三分頻電路輸出的PH1N和PH4N信號。所述相位補償電路446的設置，不會影響環形振蕩器的正常工作，而能夠更好的保證正交相位的匹配度。

本實用新型通過上述電路，利用注入鎖定環形振蕩器產生正交本振信號的具體原理如下：

注入鎖定，當振蕩源受到一個頻率接近的信號干擾時，振蕩源的輸出頻率會偏離原來的振蕩頻率而鎖定在干擾的頻率上。

一個周期脈沖，在帶寬限制系統中，是由偶次諧波（主要由二次諧波）造成占空比偏離50%占空比，如果假設每級的失配可以忽略，當注入信號的頻率只包含奇次諧波，則輸出信號的占空比都是50%。

PH1P和PH4P對應的兩個非交疊時鐘信號的頻率為finj，經過第一級結構443注入后，第一級放大器的尾電流Iinj+的波形如圖4所示；第一級的NMOS管407和NMOS管408實現了或門（OR）的功能，且尾電流Iinj+的頻率為2finj，環形振蕩器的振蕩頻率為fosc=finj，每級放大器相當一個混頻器，在環形振蕩器中的頻率只有奇數次諧波。因此環形振蕩器的輸出頻率能很好地實現50%的占空比。

圖3中差分放大器采用的是電阻、電容負載結構。在實際電路中為了考慮電容的變化，需要考慮加入修調方案，可以與VCO中的電容修調方案類似，采用VCO的輸出頻率與環形振蕩器的振蕩頻率做校準，使振蕩頻率處在三分頻頻率附近，在本實用新型中不再詳細贅述。即，通過設計調節，可以將環形振蕩器的振蕩頻率，設置在VCO輸出頻率的三分頻頻率附近。

本實用新型設計的ILRO電路可以實現小信號（指處在可保證MOS管飽和工作區不變的輸入變化范圍的信號）的注入，也可以完成大信號（指存在使MOS管的工作區發生變化的輸入幅度變化，可以為0-VDD的數字大擺幅信號）的注入。通過高頻濾波電路，將信號疊加在BIAS電路上，注入形成Iinj+電流，得到的頻率為2倍finj。

由于注入信號的偶次諧波是相位失配的主要原因。在ILRO模塊中，環形振蕩器在第一級注入信號后，會經過反饋環混頻出高次諧波，這種高次諧波會通過環路濾波功能明顯減少，因此，它們對相位失配的貢獻明顯減少。

另一個重要正交相位失配的原因是I/Q級的偏置電流的差異造成，Iinj+和Iinj-的差異會引起相位的失配。因此添加相位補償電路446，并不影響ILRO的正常工作，同時對I/Q的電流產生一定的補償作用，減小了正交相位失配。

在鎖定的狀態下，ILRO的驅動電流的相位噪聲比本身的相位噪聲更高，是因為閉環的相位噪聲被鎖定帶寬抑制掉了。所以在整個LO的設計當中，主要的相位噪聲由VCO本身提供。當采用LC-VCO時的相位噪聲本身較低，所以在此系統中的相位噪聲可以不用考慮。

圖5所示為VCO后一個理想頻率信號，經過三分頻產生非交疊的輸出信號PH1P和PH4P，以及PH1N和PH1P，大信號注入給ILRO模塊；采用SMIC0.18的工藝，通過spectre仿真器得到圖6所示為產生的I/Q輸出信號，圖7為通過PSS仿真的示意圖，其在I/Q頻率處的相位誤差在1.08Deg。

盡管本實用新型的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本實用新型的限制。在本領域技術人員閱讀了上述內容后，對于本實用新型的多種修改和替代都將是顯而易見的。因此，本實用新型的保護范圍應由所附的權利要求來限定。