高速放大電路的制作方法

本實用新型涉及放大電路，尤其涉及一種高速放大電路。

背景技術：

跨導：指一個電路單元的輸出電流與該單元的輸入電壓的比值，這個電路單元通常指放大器。

現有技術中，大多放大電路采用共源架構，放大電路的電壓增益等于跨導乘以負載電阻即，輸出3dB帶寬增益BW=1/RC，R是負載電阻，C是輸出負載。為了增大增益，由于增加電阻會降低帶寬，在不增加電阻的情況下，通常設計成在放大電路中的輸出級具有增加的電流以提高輸出級的跨導g_m，然而，這會導致功耗增加。

技術實現要素：

為了解決上述技術問題，本實用新型的目的是提供一種無需增加電流的高速放大電路。

本實用新型所采用的技術方案是：一種高速放大電路，包括第一晶體管、第二晶體管、電感、至少一個電阻和輸出負載，所述第一晶體管的柵極通過電感與第二晶體管的柵極連接，所述電感的一端與待放大信號的輸入端連接，所述電阻的一端與待放大信號的輸入端連接，所述電阻的另一端作為放大信號的輸出端，所述電阻的另一端還分別與輸出負載的一端、第一晶體管的漏極和第二晶體管的漏極連接，所述輸出負載的另一端接電源地，所述第一晶體管的源極接電源電壓，所述第二晶體管的源極接電源地。

作為上述技術方案的進一步改進，所述輸出負載是電容。

作為上述技術方案的進一步改進，所述第一晶體管是PMOS晶體管。

作為上述技術方案的進一步改進，所述第二晶體管是NMOS晶體管。

本實用新型的有益效果是：

一種高速放大電路，采用電感去諧振掉部分電容，在無需增加輸出電流的情況下，實現更高的帶寬增加，增益更大，功耗低。

附圖說明

下面結合附圖對本實用新型的具體實施方式作進一步說明：

圖1是現有技術一中放大電路的電路結構圖；

圖2是現有技術二中放大電路的電路結構圖；

圖3是現有技術三中放大電路的電路結構圖；

圖4是本實用新型高速放大電路的具體實施例一的電路結構圖；

圖5是本實用新型高速放大電路的具體實施例二的電路結構圖；

圖6是現有技術二、現有技術三和本實用新型具體實施例一的頻率響應曲線圖。

具體實施方式

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

現有技術一：

圖1是現有技術一中一種放大電路的電路結構圖，如圖1所示，一種放大電路，包括電阻R1、NMOS晶體管M1和輸出電容C1，所述電阻R的一端與電源電壓連接、電阻R的另一端與所述NMOS晶體管M1的漏極連接，所述NMOS晶體管M1的柵極與整體放大電路的輸入端連接，接收待放大的輸入信號，所述NMOS晶體管M1的源極接電源地，電阻R1與NMOS晶體管M1的漏極的連接節點作為放大信號的輸出端，輸出放大信號，電阻R1與NMOS晶體管M1的漏極的連接節點與輸出電容C1的一端連接，輸出電容C1的另一端接地。實施例一的放大電路，輸出增益是，其中g_mn是NMOS晶體管M1的跨導、R是電阻R1的電阻值，輸出3dB帶寬為，其中C是輸出電容C1的電容值。為了增大增益，由于增加電阻會降低帶寬，在不增加電阻的情況下，只能增大NMOS晶體管M1的跨導g_m（跨導是輸出電流與輸入電壓的比值），而要增大g_m，則需要增加NMOS晶體管M1的輸出電流。

現有技術二：

圖2是現有技術二中一種放大電路的電路結構圖，如圖2所示，一種放大電路，包括NMOS晶體管M1、PMOS晶體管M2、電阻R1和輸出電容C1，所述NMOS晶體管M1的柵極與PMOS晶體管M2的柵極連接，NMOS晶體管M1的柵極與PMOS晶體管M2的柵極的連接節點與電阻R1的一端連接，作為待放大信號的輸入端，NMOS晶體管M1的漏極與PMOS晶體管M2的漏極連接，NMOS晶體管M1的漏極與PMOS晶體管M2的漏極與電阻R1的另一端連接，NMOS晶體管M1的漏極、PMOS晶體管M2的漏極與R1的另一端連接的連接節點作為放大信號的輸出端，R1的另一端與輸出電容C1的一端連接，輸出電容C1的另一端接地。與現有技術一相比，現有技術二實施例的提供的有效跨導從g_mn變成g_mn+g_mp，因為PMOS晶體管M2和NMOS晶體管M1的柵極和漏極都分別連接，跨導電流疊加，所以有效跨導變成g_mn+g_mp，其中g_mp是PMOS晶體管M2的跨導，通常的設計選擇下，g_mp約為g_mn的1/2，所以，有效跨導增加1.5倍。

現有技術三：

圖3是現有技術三中一種放大電路的電路結構圖，如圖3所示，結合圖2，現有技術三是在現有技術二的基礎上在待放大信號的輸入端增加一個電感L1，在輸入端增加電感L1諧振掉放大電路中部分電容，實現帶寬增加，電壓增益的具體公式是：

（1）

其中，R_f是電阻R1電阻值，L_g是L1的電感值，C_gsp、C_gsn分別是PMOS晶體管M2和NMOS晶體管M1的輸入電容，C_dsp、C_dsn分別是PMOS晶體管M2和NMOS晶體管M1的輸出電容，r_op、r_on分別是PMOS晶體管M2和NMOS晶體管M1的輸出阻抗，g_mp、g_mn分別是PMOS晶體管M2和NMOS晶體管M1的跨導。

本實用新型具體實施例一：

圖4是本實用新型一種高速放大電路的具體實施例一的電路結構圖，如圖4所示，結合圖3，本實用新型實施例是在現有技術三的基礎上做進一步改進，改變圖3電路中電感L1的位置，將電感L1接在待放大信號輸入端和NMOS晶體管M1的柵極之間。本實施例一種高速放大電路的電壓增益的具體公式是：

（2）

其中，R_f是電阻R1電阻值，L_g是L1的電感值，C_gsp、C_gsn分別是PMOS晶體管M2和NMOS晶體管M1的輸入電容，C_dsp、C_dsn分別是PMOS晶體管M2和NMOS晶體管M1的輸出電容，r_op、r_on分別是PMOS晶體管M2和NMOS晶體管M1的輸出阻抗，g_mp、g_mn分別是PMOS晶體管M2和NMOS晶體管M1的跨導。與現有技術三相比，本實用新型的放大電路增益明顯增大。

本實用新型具體實施例二：

圖5是本實用新型一種高速放大電路的具體實施例二的電路結構圖，如圖5所示，結合圖4，實施例二的高速放大電路與實施例一的高速放大電路的區別在于，改變圖4電路中電感L1的位置，將電感L1接在待放大信號輸入端和PMOS晶體管M2的柵極之間。同樣具有增大增益的有益效果。

圖6是現有技術二、現有技術三和本實用新型具體實施例一的頻率響應曲線圖，如圖6所示，圖中1表示現有技術二的頻率響應曲線、圖中2表示現有技術三的頻率響應曲線、圖中3表示本實用新型具體實施例一的頻率響應曲線。由圖中可以看出，在待放大信號輸入端增加電感，帶寬明顯增加，而本實用新型與現有技術三相比，本實用新型的高速放大電路的頻率諧振點由原來轉移到，即諧振點在更高的頻率，更大增加帶寬，有助于整體的頻率響應曲線的提升。

一種高速放大電路，采用電感去諧振掉部分電容，在無需增加輸出電流的情況下，實現更高的帶寬增加，增益更大，功耗低。

以上是對本實用新型的較佳實施進行了具體說明，但本實用新型創造并不限于所述實施例，熟悉本領域的技術人員在不違背本實用新型精神的前提下還可作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權利要求所限定的范圍內。