功率放大電路的制作方法

本發明涉及功率放大電路。

背景技術：

近年來，伴隨以通信和雷達所代表的無線技術的越來越多的利用，可分配的頻帶急速地緊張。為了緩和頻率緊張，已經開始以毫米波段為代表的高頻段的利用。作為代表例子，60ghz頻段被用于毫米波通信，79ghz頻段被用于毫米波雷達。

為了緩和頻率緊張，期待更高的頻率即超100ghz的頻段的利用。采用了超100ghz的頻段的無線裝置，相比采用了60ghz頻段和79ghz頻段等的毫米波段的無線裝置，可進行寬帶占有，所以能夠實現更高速的通信和高分辨率的雷達。

伴隨超100ghz的頻帶的利用，期待廉價地制造在超100ghz下工作的無線ic(integratedcircuit；集成電路)。

一般地，無線ic以半導體作為材料，通過cmos(complementarymetal-oxide-semiconductor；互補金屬氧化物半導體)工藝來制造。cmos工藝能夠以低成本制造集成度高的小型的無線ic。而且，微細cmos工藝，能夠制造理論上超100ghz中可工作的晶體管(無線ic)。

在通過微細cmos工藝制造超100ghz中可工作的無線ic的情況下，無線ic的結構要素即功率放大電路的設計余量較小。即使產生pvt(processvoltagetemperature；工藝電壓溫度)偏差等，為了使無線ic穩定地工作，在推進功率放大電路的高增益技術的開發。

作為增大功率放大電路的設計余量的重要的參數，考慮最大可用增益(maximumavailablegain：mag(最大有效增益))。但是，功率放大電路的mag因晶體管的寄生電容等的寄生元件的影響而降低。

例如，在專利文獻1中，公開了作為提高mag的結構，包括消除晶體管的柵極和漏極之間的寄生電容cgd的影響的(中和(neutralization))結構的功率放大電路。

現有技術文獻

專利文獻

專利文獻1：日本專利第5228017號公報

技術實現要素：

作為使功率放大電路的mag降低的原因，在前述的寄生電容cgd以外，例如，還有晶體管的柵極-源極間的寄生電容(cgs)、漏極-源極間的寄生電容(cds)。起因于寄生在晶體管的源極中電感的影響，晶體管的源極不被接地而發生寄生電容cgs及寄生電容cds。

可是，專利文獻1中記載的功率放大電路，由于不能將寄生電容cgd以外的寄生元件的影響充分地中和，所以對mag的降低的改善效果不充分。特別地，在晶體管的最大振蕩頻率(fmax)附近的高頻段中，寄生元件的影響更顯著，功率放大電路的mag進一步降低。

本發明的非限定性的實施例，鑒于這點而完成，提供能夠在高頻段中使mag提高的功率放大電路。

本發明的一方式的功率放大電路包括：被輸入具有第1相位的第1輸入信號和具有反轉了所述第1相位的第2相位的第2輸入信號的輸入電路；源極上供給第1電壓，從所述輸入電路以柵極接受所述第1輸入信號的第1晶體管；源極上供給所述第1電壓，從所述輸入電路以柵極接受所述第2輸入信號的第2晶體管；連接在所述第2晶體管的柵極和所述第1晶體管的漏極之間，對寄生元件進行中和第1中和電路；連接在所述第1晶體管的柵極和所述第2晶體管的漏極之間，對寄生元件進行中和第2中和電路；級聯連接到所述第1晶體管的漏極的n個(n為1以上的整數)第3晶體管；級聯連接到所述第2晶體管的漏極的n個第4晶體管；以及連接到第n的所述第3晶體管的漏極和第n的所述第4晶體管的漏極，輸出具有第3相位的第1輸出信號和具有反轉了所述第3相位的第4相位的第2輸出信號的輸出電路。

再有，這些概括性的并且具體的方式，可以通過系統、裝置、方法、集成電路來實現，也可以通過系統、裝置、方法、集成電路的任意的組合來實現。

根據本發明的一方式的功率放大電路，能夠在高頻段中使mag提高。

從說明書和附圖中將清楚本發明的一方式中的更多的優點和效果。這些優點和/或效果可以由幾個實施方式和說明書及附圖所記載的特征來分別提供，不需要為了獲得一個或一個以上的特征而提供全部特征。

附圖說明

圖1表示以往的功率放大電路10的結構。

圖2表示以往的具有對寄生元件進行中和的電路的功率放大電路20的結構。

圖3表示本發明的實施方式1的功率放大電路100的結構例子。

圖4表示本發明的實施方式1的中和電路105、106的第1結構例子。

圖5表示本發明的實施方式1的中和電路105、106的第2結構例子。

圖6表示本發明的實施方式1的功率放大電路100的mag特性。

圖7表示本發明的實施方式2的功率放大電路200的結構例子。

圖8表示本發明的實施方式2的功率放大電路200的mag特性。

圖9表示本發明的實施方式3的功率放大電路300的結構例子。

圖10表示本發明的實施方式3的功率放大電路300的mag特性。

圖11表示本發明的實施方式4的功率放大電路400的結構例子。

具體實施方式

(完成本發明的經過)

首先，說明完成本發明的經過。本發明的一方式涉及在超100ghz的高頻段工作的功率放大電路。

圖1是表示以往的功率放大電路10的結構的圖。功率放大電路10具有：輸入晶體管11、12；輸入電路13；和輸出電路14。輸入晶體管11、12分別從輸入電路13接受彼此極性不同的輸入信號vinp、vinn。輸出電路14從輸入晶體管11、12接受信號，輸出彼此極性不同的輸出信號voutp、voutn。

輸入電路13、輸出電路14上，分別連接負載。對于連接到輸入電路13、輸出電路14的負載，在取共軛匹配時，功率放大電路10的功率增益理論上最大。該最大的功率增益被稱為最大可用增益(maximumavailablegain：mag)。在功率放大電路的設計余量中，重要的是使mag提高。

功率放大電路的mag使用y參數(y21、y12)和穩定系數k以下式(1)表示。

mag＝|y21/y12|*{k-(k²-1)^1/2}(1)

在式(1)中，代入從功率放大電路10的等效電路得到的y參數時，如下式(2)那樣。

其中，ω是角頻率，gm是晶體管的互導值，cgd是晶體管的柵極-漏極間的寄生電容。如式(2)所示，cgd主要地成為使mag降低的因素。

為了抑制起因于cgd的mag的降低，已知采用了交叉耦合電容器的功率放大電路。采用了具有電容值cx的交叉耦合電容器的功率放大電路的mag，如下式(3)那樣表示。

即，通過使用與寄生電容cgd同等電容值cx的交叉耦合電容器，能夠抵制cgd的影響。以下，將消除寄生元件的影響作為對寄生元件進行中和(neutralization)來說明。

可是，在功率放大電路中存在cgd以外的寄生元件，由于該寄生元件成為使mag降低的因素，所以僅采用了交叉耦合電容器的功率放大電路，不能充分地抑制mag的降低。

作為抑制起因于cgd以外的寄生元件的mag的降低的結構，例如，專利文獻1公開了具有對寄生元件進行中和(neutralization)的電路的功率放大電路。參照圖2說明專利文獻1所公開的以往的功率放大電路。

圖2是表示以往的具有對寄生元件進行中和的電路的功率放大電路20的結構的電路圖。在圖2中，對與圖1同樣的結構附加相同的標號并省略說明。

在功率放大電路20中，在輸入晶體管11的漏極和輸入晶體管12的柵極之間，串聯地連接交叉耦合電容器15(電容值cx)和電阻17(電阻值rx)。此外，在輸入晶體管12的漏極和輸入晶體管11的柵極之間串聯地連接交叉耦合電容器16(電容值cx)和電阻18(電阻值rx)。

這樣，采用了交叉耦合電容器和電阻的功率放大電路20能夠將cgd和cgd以外的寄生元件的一部分進行中和，與僅采用了交叉耦合電容器的功率放大電路比較，能夠抑制mag的降低。

可是，在圖2所示的專利文獻1的功率放大電路20中，由于不能充分地中和還存在于cgd以外的寄生元件的影響，所以對mag的降低的改善效果不充分。特別地，在晶體管的最大振蕩頻率(fmax)附近的高頻段，mag會降低。

作為cgd以外的寄生元件，例如，考慮晶體管的柵極-源極間的寄生電容(cgs)、漏極-源極間的寄生電容(cds)。起因于寄生在晶體管的源極上的電感的影響，晶體管的源極不被接地而發生寄生電容cgs及寄生電容cds。因包含這些寄生電容的寄生元件的影響，會發生通向晶體管的輸出端子(漏極端子)的反饋路徑。在專利文獻1的功率放大電路20中，難以抑制反饋路徑的影響。

鑒于這樣的情況，本發明的一方式，通過抑制通向晶體管的漏極端子的反饋路徑的影響，提供能夠使高頻段中的mag提高的功率放大電路。

接著，參照附圖詳細地說明本發明的實施方式。再有，以下說明的各實施方式是一例，本發明不由這些實施方式來限定。

(實施方式1)

圖3是表示本發明的實施方式1的功率放大電路100的結構例子的電路圖。功率放大電路100具有：輸入晶體管101、102；共源共柵晶體管(cascodetransistor)103、104；中和電路105、106；輸入電路107；和輸出電路108。

輸入電路107中，被輸入電壓vb1、同相(第1相位)的輸入信號vinp(第1輸入信號)、反相(反轉了第1相位的第2相位)的輸入信號vinn(第2輸入信號)。輸入電路107進行同相的輸入信號vinp和反相的輸入信號vinn的匹配處理。

輸入晶體管101(第1晶體管)的柵極與輸入電路107連接，從輸入電路107接受同相的輸入信號vinp。輸入晶體管101的源極連接到地(gnd)。輸入晶體管101的源極上，被供給0[v]的電壓(第1電壓)。再有，輸入晶體管101的源極上，也可以連接供給0[v]以外的電壓的電源。

輸入晶體管102(第2晶體管)的柵極與輸入電路107連接，從輸入電路107接受反相的輸入信號vinn。輸入晶體管102的源極連接到地。輸入晶體管102的源極上，被供給0[v]的電壓(第1電壓)。再有，輸入晶體管102的源極上，也可以連接供給0[v]以外的電壓的電源。輸入電路107對于輸入晶體管101、102的柵極供給電壓vb1。

中和電路105、106是將功率放大電路100中的寄生元件進行中和的電路，將電感值以zx表示。寄生元件包含輸入晶體管101的寄生元件和輸入晶體管102的寄生元件等。中和電路105(第1中和電路)連接在輸入晶體管101的漏極和輸入晶體管102的柵極之間，將寄生元件進行中和。中和電路106(第2中和電路)連接在輸入晶體管102的漏極和輸入晶體管101的柵極之間，將寄生元件進行中和。有關中和電路105、106的結構例子，將后述。

共源共柵晶體管103(第3晶體管)相對于輸入晶體管101的漏極級聯連接(共源共柵連接)。詳細地說，共源共柵晶體管103的源極連接到輸入晶體管101的漏極。共源共柵晶體管103的漏極連接到輸出電路108。

共源共柵晶體管104(第4晶體管)相對于輸入晶體管102的漏極級聯連接(共源共柵連接)。詳細地說，共源共柵晶體管104的源極連接到輸入晶體管102的漏極。共源共柵晶體管104的漏極連接到輸出電路108。

共源共柵晶體管103與共源共柵晶體管104形成對。共源共柵晶體管103的柵極與共源共柵晶體管104的柵極連接。共源共柵晶體管103的柵極和共源共柵晶體管104的柵極接受偏置電壓vb2的信號。

再有，共源共柵晶體管103的柵極也可以不連接到共源共柵晶體管104的柵極。

輸出電路108對于共源共柵晶體管103、104的漏極，供給電壓vdd。輸出電路108取出來自共源共柵晶體管103、104各自的輸出，輸出同相(第3相位)的輸出信號voutp(第1輸出信號)、反相(反轉了第3相位的第4相位)的輸出信號voutn(第2輸出信號)。

接著，參照圖4、圖5說明中和電路105、106的結構。

圖4是表示實施方式1的中和電路105、106的第1結構例子的圖。如圖4所示，中和電路105、106具有電容器109。

如mim(metal-insulator-metal；金屬-絕緣體-金屬)電容器或mom(metal-oxide-metal；金屬-氧化物-金屬)電容器那樣，電容器109可以是固定電容，也可以如將mim電容器或mom電容器與開關組合而配置在陣列上那樣，是可變電容。此外，如mos(metal-oxide-semiconductor；金屬-氧化物-半導體)電容器那樣，電容器109也可以是可變電容。

在圖4所示的結構中，中和電路105、106僅由電容器109構成，所以電路的布局容易，能夠減小電路的面積。此外，在以固定電容構成電容器109的情況下，在電路內能夠容易地形成小的電容。在以可變電容構成電容器109的情況下，可進行制造后的校準。

圖5是表示實施方式1的中和電路105、106的第2結構例子的圖。如圖5所示，中和電路105、106具有電容器109、和串聯連接到電容器109的電阻110。

與圖4同樣地，電容器109可以是可變電容，也可以是固定電容。電阻110可以是固定電阻，也可以是可變電阻。

在圖5所示的結構中，通過中和電路105、106具有電阻110，隔離特性提高，可實現mag的進一步的提高。此外，在以固定電阻構成電阻110的情況下，能夠容易地形成較小的電阻。在以可變電容構成電阻110的情況下，可進行制造后的校準。

接著，參照圖6說明實施方式1的功率放大電路100的mag的特性。

圖6是表示實施方式1的功率放大電路100的mag的特性的圖。圖6的橫軸表示頻率。圖6的縱軸表示以db(分貝)表示將功率放大電路100的mag的值通過圖2所示的以往的功率放大電路20的mag的值進行標準化后的值(歸一化的mag)。即，圖6的縱軸中，如果標準化后的mag的db值大于“0”，則表示大于以往的功率放大電路20的mag的值。

此外，在圖6中，特性402是包括具有圖4所示的結構的中和電路105、106的功率放大電路100的特性，特性403是包括具有圖5所示的結構的中和電路105、106的功率放大電路100的特性。

如圖6所示，特性402、特性403的哪一個都具有比0db大的值。即，實施方式1的功率放大電路100與圖2所示的以往的功率放大電路20比較，mag的值大幅度地改善。

如以上說明，實施方式1的功率放大電路100包括：對輸入晶體管101、102的寄生元件進行中和的中和電路105、106；以及分別級聯連接到輸入晶體管101、102的共源共柵晶體管103、104。通過包括中和電路105、106，能夠將從輸入晶體管101、102的漏極通向輸入晶體管101、102的柵極的反饋路徑限定為通過了(經由)輸入晶體管101、102的漏極-源極間的寄生電容(cgs)和輸入晶體管101、102的源極-柵極間的寄生電容(cds)的路徑。進而，通過使共源共柵晶體管103、104級聯連接，較低的頻段(數十ghz以下)中的隔離特性提高。

此外，在高頻段(高于數十ghz)中，能夠將連接到輸出電路108的共源共柵晶體管103、104的漏極和共源共柵晶體管103、104的源極之間的寄生電容和由中和電路105、106限定的輸入晶體管101、102的寄生電容串聯地連接。即，實施方式1的功率放大電路100，通過串聯地連接寄生電容，與不包括共源共柵晶體管103、104的結構相比，能夠削減輸入電路107和輸出電路108之間的寄生電容。其結果，通過中和電路105、106和共源共柵晶體管103、104的協同作用，在高頻段中也能夠使隔離特性提高，能夠使mag的值提高。

再有，在實施方式1中，說明了包含對于輸入晶體管101的漏極進行級聯連接的一個共源共柵晶體管103、和對于輸入晶體管102的漏極進行級聯連接的一個共源共柵晶體管104的結構，但本發明不限定于此。也可以是包含對于輸入晶體管101的漏極進行級聯連接的n個(n為2以上的整數)共源共柵晶體管(第3晶體管)、和對于輸入晶體管102的漏極進行級聯連接的n個(n為2以上的整數)的共源共柵晶體管(第4晶體管)的結構。在該結構中，級聯連接到輸入晶體管101的n個共源共柵晶體管和級聯連接到輸入晶體管102的n個的共源共柵晶體管彼此成對。

此外，在該結構中，若將對于輸入晶體管101的漏極進行級聯連接的n個共源共柵晶體管，以離輸入晶體管101的漏極近的一方開始按順序設為第1、第2...、第n，則第n共源共柵晶體管(第n的第3晶體管)的漏極連接到輸出電路108。

此外，在該結構中，在級聯連接到輸入晶體管101的n個共源共柵晶體管的柵極上，分別供給彼此不同的n組的偏置電壓，在級聯連接到輸入晶體管102的n個共源共柵晶體管的柵極上，也分別供給彼此不同的n組的偏置電壓。這里，在彼此成對的級聯連接到輸入晶體管101的共源共柵晶體管的柵極和級聯連接到輸入晶體管102的共源共柵晶體管的柵極上，供給相同的偏置電壓。

(實施方式2)

圖7是表示本發明的實施方式2的功率放大電路200的結構例子的電路圖。再有，在圖7中，對與圖3所示的結構同樣的結構，附加相同的標號并省略說明。

圖7所示的功率放大電路200是在圖3所示的功率放大電路100中追加了電感器201、202的結構。

電感器201(第1電感器)的一個端子連接到共源共柵晶體管103的柵極。而且，從電感器201的另一個端子供給偏置電壓vb2。電感器202(第2電感器)的一個端子連接到共源共柵晶體管104的柵極。而且，從電感器201的另一個端子供給偏置電壓vb2。電感器201、202的電感值以l表示。

接著，參照圖8說明實施方式2的功率放大電路200的mag的特性。

圖8是表示實施方式2的功率放大電路200的mag的特性的圖。圖8中的橫軸、縱軸與圖6是同樣的。特性601是包括具有圖4所示的結構的中和電路105、106的功率放大電路200的特性，特性602是包括具有圖5所示的結構的中和電路105、106的功率放大電路200的特性。此外，在圖8中，為了比較，還表示了圖6所示的特性402、403。

如圖8所示，特性601、特性602的哪一個都具有比0db大的值。即，與圖2所示的以往的功率放大電路20比較，實施方式2的功率放大電路200的mag的值大幅度地改善。此外，與特性402、403比較，特性601、特性602是較高的特性。即，實施方式2的功率放大電路200相比實施方式1所示的功率放大電路100，mag的值被改善。

如以上說明，實施方式2的功率放大電路200，相對于實施方式1所示的功率放大電路100的結構追加電感器201、202，通過在成對的共源共柵晶體管103、104之間產生相位不同的信號，能夠在特定的頻率中提高mag的值。詳細地說，實施方式2的功率放大電路200能夠在電感器和共源共柵晶體管的寄生電容之間的諧振頻率附近提高mag的值。例如，在圖8的特性601、特性602中，在超過了100ghz的附近，mag的值提高。

再有，共源共柵晶體管103、104的柵極上分別連接的電感器201、202也可以通過對柵極供給的信號(圖7的偏置電壓vb2的信號)而電磁耦合，使得輸出相反相位的信號。由此，與電感器單體比較，電感器201、202能夠增加互感量的有效電感。因此，能夠削減電路整體中的電感器的面積。

此外，共源共柵晶體管103、104的柵極上分別連接的電感器201、202也可以通過對柵極供給的信號而電磁耦合，使得輸出同相位的信號。由此，電感器201、202與電感器單體比較，能夠削減互感量的有效電感。在高頻段中工作的功率放大電路中，在布線中產生電感，所以難以延長布線來變更電路整體的布局。將電感器201、202置換為變壓器的結構，能夠延長相當于需削減有效電感的布線，所以能夠提高電路整體的布局的自由度。

再有，即使通過對柵極供給的信號而電磁耦合、使得輸出相反相位或同相位的信號的結構，也可得到與圖8所示的mag的特性同樣的特性。

(實施方式3)

圖9是表示本發明的實施方式3的功率放大電路300的圖。再有，在圖9中，對與圖7所示的結構同樣的結構，附加相同的標號并省略說明。

圖9所示的功率放大電路300是，圖7所示的功率放大電路200中的共源共柵晶體管103、104被級聯連接n個，在n個的共源共柵晶體管的各個上連接電感器201、202的結構。

具體而言，在功率放大電路300中，n個的共源共柵晶體管103-1～103-n級聯連接到輸入晶體管101的漏極側。同樣地，n個的共源共柵晶體管104-1～104-n級聯連接到輸入晶體管102的漏極側。而且，共源共柵晶體管103-1～103-n的柵極上，分別連接電感器201-1～201-n的一個端子。共源共柵晶體管104-1～104-n的柵極上，分別連接電感器202-1～202-n的一個端子。此外，分別從電感器201-1～201-n的另一個端子供給彼此不同的n組的偏置電壓vb2～vb(n+1)。同樣地，分別從電感器202-1～202-n的另一個端子供給彼此不同的n組的偏置電壓vb2～vb(n+1)。此外，共源共柵晶體管103-n(第n的第3晶體管)的漏極及共源共柵晶體管104-n(第n的第4晶體管)的漏極連接到輸出電路108。

通過該結構，共源共柵晶體管103-i(i為1以上、n以下的整數)(第i的第3晶體管)的柵極上，通過電感器201-i，被供給彼此不同的n組的偏置電壓vb2～vb(n+1)之中的偏置電壓vb(i+1)(第i偏置電壓)。與共源共柵晶體管103-i形成對的共源共柵晶體管104-i(第i的第4晶體管)的柵極上，也同樣地通過電感器202-i，被供給彼此不同的n組的偏置電壓vb2～vb(n+1)之中的偏置電壓vb(i+1)(第i偏置電壓)。

接著，參照圖10說明實施方式3的功率放大電路300的mag的特性。

圖10是表示實施方式3的功率放大電路300的mag的特性的圖。圖10中的橫軸、縱軸與圖6是同樣的。特性801是包括具有圖4所示的結構的中和電路105、106的功率放大電路300的特性。此外，在圖10中，為了比較，還示出圖6、圖8所示的特性402、特性403、特性601、特性602。

如圖10所示，特性801具有比0db大的值。即，實施方式3的功率放大電路300，與圖2所示的以往的功率放大電路20比較，mag的值大幅度地改善。此外，特性801與特性402、特性403、特性601、特性602比較，是較高的特性。即，實施方式3的功率放大電路300相比實施方式1所示的功率放大電路100、以及實施方式2所示的功率放大電路200，mag的值被改善。

再有，在圖10中，僅表示了包括具有圖4所示的結構的中和電路105、106的功率放大電路300的特性，但功率放大電路300也可以是包括具有圖5所示的結構的中和電路105、106的結構。在該結構中，也得到mag的值的改善效果。

如以上說明，實施方式3的功率放大電路300通過將連接了電感器的共源共柵晶體管設為多個級聯地連接的多級結構，與包括僅1級的共源共柵晶體管的功率放大電路比較，能夠進一步高阻抗化。因此，實施方式3的功率放大電路300能夠提高隔離特性，能夠進一步提高mag的值。

再有，在實施方式3中，說明了在共源共柵晶體管103-1～103-n、104-1～104-n的全部晶體管上連接電感器的結構，但本發明不限定于此。也可以在輸入晶體管101所級聯連接的共源共柵晶體管103-1～103-n之中、k個(k為1以上、n以下的整數)的共源共柵晶體管103上連接電感器。該情況下，電感器還連接到輸入晶體管102所級聯連接的共源共柵晶體管104-1～104-n之中、k個(k為1以上、n以下的整數)的共源共柵晶體管104。k個共源共柵晶體管103與k個共源共柵晶體管104形成對。通過減少被連接的電感器的數，能夠削減電路面積。

此外，分別連接到共源共柵晶體管103-1～103-n、104-1～104-n的柵極的電感器201-1～201-n、202-1～202-n也可以通過對柵極供給的信號而使全部或一部分電磁耦合，使得輸出相反相位的信號。通過該結構，與電感器單體比較，能夠增加相當于互感的有效電感，所以能夠削減電感器的面積。該情況下，通過對柵極供給的信號而電磁耦合、使得輸出相反相位的信號的電感器是，在成對的共源共柵晶體管(即，共源共柵晶體管103-i和共源共柵晶體管104-i(i為1以上、n以下的整數))間的電感器(即，電感器201-i和電感器202-i)。

此外，也可以使共源共柵晶體管103、104的柵極上分別連接的電感器201、202通過對柵極供給的信號而電磁耦合，使得輸出同相位的信號。通過該結構，與電感器單體比較，能夠削減相當于互感的有效電感，所以能夠提高電路整體的布局的自由度。該情況下，通過對柵極供給的信號而電磁耦合、使得輸出同相位的信號的電感器是，在成對的共源共柵晶體管(即，共源共柵晶體管103-i和共源共柵晶體管104-i(i為1以上、n以下的整數))間的電感器(即，電感器201-i和電感器202-i)。

(實施方式4)

在實施方式3中，說明了將共源共柵晶體管多級構成的例子。若使共源共柵晶體管為多級結構，則有施加超過共源共柵晶體管的擊穿電壓的電壓、共源共柵晶體管出現故障的情況。在實施方式4中，說明通過調整對共源共柵晶體管的柵極供給的偏置電壓，調整共源共柵晶體管的源極的電位，能夠將共源共柵晶體管上施加的電壓抑制到期望的電壓的結構。

圖11是表示本發明的實施方式4的功率放大電路400的圖。再有，在圖11中，對與圖9所示的結構同樣的結構，附加相同的標號并省略說明。

在圖11所示的功率放大電路400中，對于共源共柵晶體管103-1～103-n、104-1～104-n供給偏置電壓的結構，與圖9所示的功率放大電路300不同。以下，通過例子說明對于共源共柵晶體管103-1供給偏置電壓的結構。

在共源共柵晶體管103-1的柵極上，與圖9所示的功率放大電路300同樣，連接電感器201-1的一個端子。而且，電阻401-1、比較器405-1連接在電感器201-1的另一個端子和共源共柵晶體管103-1的源極之間。

比較器405-1具有第1輸入端子及第2輸入端子和一個輸出端子。電阻401-1連接在比較器405-1的第1輸入端子和共源共柵晶體管103-1的源極之間。電容器403-1具有第1連接端子及第2連接端子，第1連接端子連接到比較器405-1的第1輸入端子，第2連接端子連接到地。而且，對電容器403-1的第2連接端子供給0[v]的電壓(第1電壓)。比較器405-1的第2輸入端子上，被輸入參考電壓vref1。再有，在電容器403-1的第2連接端子上，也可以連接供給0[v]以外的電壓(第1電壓)的電源。

比較器405-1將通過電阻401-1、電容器403-1獲取的共源共柵晶體管103-1的源極-地間的電壓和參考電壓vref1進行比較，控制對共源共柵晶體管103-1的柵極供給的偏置電壓，使得共源共柵晶體管103-1的源極-地間的電壓與參考電壓相等。

再有，在電容器403-1的第2連接端子連接到供給0[v]以外的電壓(第1電壓)的電源的情況下，比較器405-1將通過電阻401-1、電容器403-1獲取的共源共柵晶體管103-1的源極的電壓和第1電壓之差與參考電壓vref1進行比較，控制對共源共柵晶體管103-1的柵極供給的偏置電壓，使得共源共柵晶體管103-1的源極的電壓和第1電壓之差與參考電壓相等。

對于共源共柵晶體管103-2～103-n供給偏置電壓的結構，也與對于共源共柵晶體管103-1供給偏置電壓的結構是同樣的。此外，對于共源共柵晶體管104-1～104-n供給偏置電壓的結構，通過電阻402-1～402-n、電容器404-1～404-n、比較器406-1～406-n被連接，也與對共源共柵晶體管103-1的供給偏置電壓的結構是同樣的。

如以上說明，在實施方式4中，比較器控制對共源共柵晶體管的柵極供給的偏置電壓，使得共源共柵晶體管的源極電位成為參考電壓，所以與因微細cmos工藝產生的共源共柵晶體管的特性的偏差無關，能夠將偏置電壓設為不超過晶體管的擊穿電壓的電壓。由此，能夠使微細cmos工藝中的可靠性提高。

再有，在實施方式4中，與實施方式3中說明的結構同樣，得到mag的改善效果。

再有，在實施方式4中，說明了在共源共柵晶體管103-1～103-n、104-1～104-n的全部晶體管上連接電感器、以及通過電感器供給偏置電壓的結構的例子，但本發明不限定于此。電感器也可以連接到輸入晶體管101所級聯連接的共源共柵晶體管103-1～103-n之中、任意k個(k為1以上、n以下的整數)的共源共柵晶體管103。該情況下，電感器還連接到輸入晶體管102所級聯連接的共源共柵晶體管104-1～104-n之中、與k個(k為1以上、n以下的整數)的共源共柵晶體管103形成對的k個共源共柵晶體管104。而且，也可以對k個共源共柵晶體管103之中、任意至少一個共源共柵晶體管連接供給在實施方式4中說明的偏置電壓的結構。通過減少連接電感器的數、以及供給偏置電壓的結構的數，能夠削減電路面積。

此外，在實施方式4中，說明了將對連接電感器的共源共柵晶體管103-1～103-n、104-1～104-n的柵極連接供給偏置電壓的結構的例子，但本發明不限定于此。對于沒有被連接電感器的柵極供給偏置電壓的結構，也能夠適用實施方式4中說明的供給偏置電壓的結構。

本發明的功率放大電路，對被期待超100ghz下的利用的高分辨率雷達和高速通信是有用的。

標號說明

10、20、100、200、300、400功率放大電路

11、12、101、102輸入晶體管

13、107輸入電路

14、108輸出電路

15、16交叉耦合電容器

17、18、110、401-1～401-n、402-1～402-n電阻

103、103-1～103-n、104、104-1～104-n共源共柵晶體管

105、106中和電路

109、403-1～403-n、404-1～404-n電容器

201、201-1～201-n、202、202-1～202-n電感器

405-1～405-n、406-1～406-n比較器