1.一種低功耗低噪聲電流反饋型儀表放大器，由輸入預處理電路I0、運算跨導放大電路I1和電容反饋網絡I2組成；其特征在于：
所述運算跨導放大電路I1包括輸入跨導支路和反饋跨導支路；輸入跨導支路由PMOS晶體管PM10、PMOS晶體管PM11和PMOS晶體管PM14構成；反饋跨導支路由PMOS晶體管PM12、PMOS晶體管PM13和PMOS晶體管PM15構成；
在晶體管長度相同的情況下，輸入跨導差分晶體管對即PMOS晶體管PM10及PMOS晶體管PM11的寬長比是反饋跨導差分晶體管對即PMOS晶體管PM12及PM13的寬長比的N倍，且偏置晶體管對即PMOS晶體管PM14寬長比是PMOS晶體管PM15的寬長比的N倍；上述N大于1。
2.根據權利要求1所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：所述N的取值范圍為1～10之間。
3.根據權利要求1或2所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：輸入預處理電路I0的同相輸入端VIP0形成該放大器的同相輸入端VIP，輸入預處理電路I0的反相輸入端VIN0形成該放大器的反相輸入端VIN；輸入預處理電路I0的差分同相輸出端VOUTP0接運算跨導放大電路I1的同相差分輸入端VIP1；輸入預處理電路I0的差分反相輸出端VOUTN0接運算跨導放大電路I1的反相差分輸入端VIN1；運算跨導放大電路I1的同相反饋輸入端VFBP接電容反饋網絡I2的同相輸出端VOUTP2；運算跨導放大電路I1的反相反饋輸入端VFBN接電容反饋網絡I2的反相輸出端VOUTN2；運算跨導放大電路I1的同相輸出端VOUTP1與電容反饋網絡I2的同相輸入端VIP2相連后，形成該放大器的同相輸出端VOUTP；運算跨導放大電路I1的反相輸出端VOUTN1與電容反饋網絡I2的反相輸入端VIN2相連后，形成該放大器的反相輸出端VOUTN；輸入預處理電路I0的同相時鐘輸入端CLK、電容反饋網絡I2的同相時鐘輸入端CLK和運算跨導放大電路I1的同相時鐘輸入端CLK相連后，形成該放大器的同相時鐘輸入端CLK；輸入預處理電路I0的反相時鐘輸入端CLK_N、電容反饋網絡I2的反相時鐘輸入端CLK_N和電容反饋網絡I2的反相時鐘輸入端CLK_N和運算跨導放大電路I1的反相時鐘輸入端CLK_N相連后，形成該放大器的反相時鐘輸入端CLK_N；輸入預處理電路I0的輸入電壓參考端VREF_IN形成該放大器的輸入電壓參考端VREF_IN。
4.根據權利要求1所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：所述運算跨導放大電路I1包含14個PMOS晶體管PM10～PM24，12個NMOS晶體管NM12～NM21，2個電容C10～C11，以及2個電阻R10～R11；PMOS晶體管PM10的柵端形成該運算跨導放大電路I1的同相差分輸入端VIP1；PMOS晶體管PM11的柵端形成該運算跨導放大電路I1的反相差分輸入端VIN1；PMOS晶體管PM13的柵端形成該運算跨導放大電路I1的同相反饋輸入端VFBP；PMOS晶體管PM12的柵端形成該運算跨導放大電路I1的反相反饋輸入端VFBN；PMOS晶體管PM10的源端、PMOS晶體管PM11的源端、PMOS晶體管PM10端的阱接觸端、PMOS晶體管PM11的阱接觸端和PMOS晶體管PM14的漏端相連接；PMOS晶體管PM12的源端、PMOS晶體管PM13的源端、PMOS晶體管PM12的阱接觸端、PMOS晶體管PM13的阱接觸端和PMOS晶體管PM15的漏端相連接；PMOS晶體管PM14的柵端、PMOS晶體管PM15的柵端、PMOS晶體管PM20的柵端和PMOS晶體管PM21的柵端相連后，形成該運算跨導放大電路I1的輸入偏置端VBP1；PMOS晶體管PM18的柵端和PMOS晶體管PM19的柵端相連后，形成該運算跨導放大電路I1的輸入偏置端VBP2；PMOS晶體管PM24的柵端、PMOS晶體管PM27的柵端、NMOS晶體管NM15的柵端和NMOS晶體管NM16的柵端相連后，形成該運算跨導放大電路I1的同相時鐘輸入端CLK；PMOS晶體管PM25的柵端、PMOS晶體管PM26的柵端、NMOS晶體管NM14的柵端和NMOS晶體管NM16的柵端相連后，形成該運算跨導放大電路I1的反相時鐘輸入端CLK_N；PMOS晶體管PM24的源端、PMOS晶體管PM26的源端和PMOS晶體管PM18的漏端相連接；PMOS晶體管PM25的源端、PMOS晶體管PM27的源端和PMOS晶體管PM19的漏端相連接；PMOS晶體管PM24的漏端、PMOS晶體管PM25的漏端和PMOS晶體管PM16的源端相連接；PMOS晶體管PM16的柵端和PMOS晶體管PM17的柵端相連后，形成該運算跨導放大電路I1的輸入偏置端VPBC；PMOS晶體管PM26的漏端、PMOS晶體管PM27的漏端和PMOS晶體管PM17的源端相連接；PMOS晶體管PM22的源端、PMOS晶體管PM23的源端、PMOS晶體管PM20的漏端和PMOS晶體管PM21的漏端相連接；PMOS晶體管PM22的柵端、電阻R10的一端、PMOS晶體管PM16的漏端和NMOS晶體管NM12的漏端相連接；PMOS晶體管PM23的柵端、電阻R11的一端、PMOS晶體管PM17的漏端和NMOS晶體管NM13的漏端相連接；PMOS晶體管PM22的漏端、NMOS晶體管NM20的漏端和電容C10的一端相連后，形成該運算跨導放大電路I1的同相輸出端VOUTP1；PMOS晶體管PM23的漏端、NMOS晶體管NM21的漏端、電容C11的一端相連后，形成該運算跨導放大電路I1的反相輸出端VOUTN1；NMOS晶體管NM18的柵端和NMOS晶體管NM19的柵端相連后，形成該運算跨導放大電路I1的共模反饋輸入端VCMFB1；PMOS晶體管PM10的漏端、PMOS晶體管PM12的漏端、NMOS晶體管NM14的源端、NMOS晶體管NM15的源端和NMOS晶體管NM18的漏端相連接；PMOS晶體管PM11的漏端、PMOS晶體管PM13的漏端、NMOS晶體管NM16的源端、NMOS晶體管NM17的源端和NMOS晶體管NM19的漏端相連接；NMOS晶體管NM14的漏端、NMOS晶體管NM16的漏端和NMOS晶體管NM12的源端相連接；NMOS晶體管NM15的漏端、NMOS晶體管NM17的漏端和NMOS晶體管NM13的源端相連接；NMOS晶體管NM12的柵端和NMOS晶體管NM13的柵端相連后，形成該運算跨導放大電路I1的輸入偏置端VBNC；NMOS晶體管NM20的柵端和NMOS晶體管NM21的柵端相連后，形成該運算跨導放大電路I1的共模反饋輸入端VCMFB2；電阻R10的另一端和電容C10的另一端相連接，電阻R11的另一端電容C11的另一端相連接；PMOS晶體管PM15～PM23的阱接觸端、PMOS晶體管PM14～PM15的源端和PMOS晶體管PM20～PM21的源端同時接電源端VDD；NMOS晶體管NM12～NM21的阱接觸端和NMOS晶體管NM18～NM21的源端同時接地端GND。
5.根據權利要求1所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：所述輸入預處理電路I0包含4個PMOS晶體管PM0～PM3，2個開關電路SW0～SW1，以及2個電容C0～C1；開關電路SW0的輸入端IN形成該輸入預處理電路I0的同相輸入端VIP0；開關電路SW1的輸入端IN形成該輸入預處理電路I0的反相輸入端VIN0；開關電路SW0的同相時鐘輸入端CLK和開關電路SW1的同相時鐘輸入CLK相連后，形成該輸入預處理電路I0的同相時鐘輸入端CLK；開關電路SW0的反相時鐘輸入端CLK_N和開關電路SW1的反相時鐘輸入端CLK_N相連后，形成該輸入預處理電路I0的反相時鐘輸入端CLK_N；開關電路SW0的同相輸出端VOP、開關電路SW1的反相輸入端VON與電容C0的一端連接；開關電路SW1的同相輸出端VOP、開關電路SW0的反相輸出端VON與電容C1的一端連接；PM0管的漏端、PM1管的源端、PM0管的柵端PM1管的柵端連接在一起；PM3管的漏端、PM2管的源端、PM3管的柵端和PM2管的柵端連接在一起；PMOS晶體管PM0的源端與PMOS晶體管PM3的源端相連后，形成該輸入預處理電路I0的輸入電壓參考端VREF_IN；電容C0的另一端與PMOS晶體管PM1的漏端相連后，形成該輸入預處理電路I0的同相輸出端VOUTP0；電容C1的另一端與PMOS晶體管PM2的漏端相連后，形成該輸入預處理電路I0的反相輸出端VOUTN0。
6.根據權利要求1所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：所述電容反饋網絡I2包含4個PMOS晶體管PM40～PM43，4個電容C20～C23，以及2個開關電路SW30～SW31；開關電路SW30的輸入端IN形成該電容反饋網絡I2的同相輸入端VIP2；開關電路SW31的輸入端IN形成該電容反饋網絡I2的反相輸入端VIN2；開關電路SW30的同相輸出端VOP、開關電路SW31的反相輸出端VON、PMOS晶體管PM40的源端與電容C20的一端連接；開關電路SW30管的反相輸出端VON、開關電路SW31管的同相輸出端VOP、PM42管的源端與電容C21的一端連接；開關電路SW30的同相時鐘輸入端CLK和開關電路SW31的同相時鐘輸入CLK相連后，形成該電容反饋網絡I2的同相時鐘輸入端CLK；開關電路SW30的反相時鐘輸入端CLK_N和開關電路SW31的反相時鐘輸入端CLK_N相連后，形成該電容反饋網絡I2的反相時鐘輸入端CLK_N；PMOS晶體管PM40的漏端、PMOS晶體管PM41的源端、PMOS晶體管PM40的柵端和PMOS晶體管PM41的柵端相連接；PMOS晶體管PM42的漏端、PMOS晶體管PM43的源端、PMOS晶體管PM41的柵端和PMOS晶體管PM43的柵端相連接；PMOS晶體管PM41的漏端、電容C20的另一端和電容C22的一端相連后，形成該電容反饋網絡I2的同相輸出端VOUTP2；PMOS晶體管PM43的漏端、電容C21的另一端、電容C23的一端相連后，形成該電容反饋網絡I2的反相輸出端VOUTN2；電容C22的另一端和電容C23的另一端同時接地。
7.根據權利要求5或6所述的一種低功耗低噪聲電流反饋型儀表放大器，其特征在于：所述開關電路包含NMOS晶體管NM0和NM1；NMOS晶體管NM0的源端和NMOS晶體管NM1的源端相連后，形成該開關電路的輸入端IN；NMOS晶體管NM0的襯底接觸端與NMOS晶體管NM1的襯底接觸端同時接低電平；NMOS晶體管NM0的柵端形成該開關電路的同相時鐘輸入端CLK，NMOS晶體管NM1的柵端形成該開關電路的反相時鐘輸入端CLK_N；NMOS晶體管NM0的漏端形成該開關電路的同相輸出端VOP，NMOS晶體管NM1的漏端形成該開關電路的反向輸出端VON。