一種高電平選擇電路和電子系統的制作方法

本發明涉及電子電路設計領域，特別涉及一種高電平選擇電路和電子系統。

背景技術：

在電子電路設計中，MOS管是最常見的電子器件之一。其中，在電子系統中，例如芯片中，PMOS的襯底需要耦接至芯片的最高電位。所述最高電位可以通過在芯片中選取兩個相對較高的電壓，采用高電平選擇電路在二者中選擇出較高的電壓作為所述最高電位。

圖1是現有技術中的一種高電平選擇電路的電路圖。如圖1所示，高電平選擇電路100在第一電壓V1和第二電壓V2中選擇出較高的一個作為高電位電壓VH并傳輸至芯片內部的所有PMOS管的襯底。其中，所述第一電壓V1和第二電壓V2例如可以為芯片中的兩個引腳輸出的電壓，也可以為芯片內部某兩個節點的電壓，也可以其中一個為芯片某引腳輸出的電壓，其中另一個為芯片內部某節點的電壓。高電平選擇電路100可以包括：比較器U1、PMOS管P1和P2以及反相器I1、I2和I3。當所述第一電壓V1大于等于第二電壓V2時，比較器U1可以輸出邏輯高電平，反相器I2輸出邏輯高電平，則PMOS管P1關斷，由于反相器I3的作用，PMOS管P2導通，將所述第一電壓V1傳輸至高電平選擇電路100的輸出端，也即所述高電平電壓VH等于所述第一電壓V1；反之，當所述第一電壓V1小于第二電壓V2時，所述高電平電壓VH等于所述第二電壓V2，此處不再贅述。

一般而言，芯片具有休眠模式，在休眠模式下，一般僅有例如復位電路處于工作狀態，此時，芯片可以提供的靜態電流不過幾十nA。而比較器U1需要約幾十nA的靜態電流，為芯片帶來了不能承受的靜態功耗。

因此，現有技術的高電平選擇器100靜態功耗較大，超出了芯片本身可承受的范圍。

技術實現要素：

本發明解決的技術問題是如何實現降低高電平選擇電路的靜態功耗。

為解決上述技術問題，本發明實施例提供一種高電平選擇電路，包括：第一開關單元，其輸入端接收第一電壓，其控制端接收第二電壓；第二開關單元，其輸入端接收所述第二電壓，其輸出端耦接所述第一開關單元的輸出端，其控制端接收所述第一電壓；其中，當所述第一電壓大于等于所述第二電壓時，所述第一開關單元和第二開關單元的輸出端上的高電平電壓等于所述第一電壓，所述第一電壓小于所述第二電壓時，所述高電平電壓等于所述第二電壓。

可選地，所述第一開關單元包括：第一PMOS管，其漏極耦接所述第一開關單元的輸入端，其源極和襯底耦接所述第一開關單元的輸出端，其柵極耦接所述第一開關單元的控制端。

可選地，所述第二開關單元包括：第二PMOS管，其漏極耦接所述第二開關單元的輸入端，其源極和襯底耦接所述第二開關單元的輸出端，其柵極耦接所述第二開關單元的控制端。

可選地，所述高電平選擇電路還包括：快速充電單元，當所述第一電壓和第二電壓的壓差在第一閾值范圍內，且所述高電平電壓被下拉下降時，所述第一電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電，使得所述高電平電壓等于所述第一電壓，或者，所述第二電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電，使得所述高電平電壓等于所述第二電壓。

可選地，所述快速充電單元包括：第一二極管，其正極接收所述第一電壓，其負極連接所述第一開關單元和第二開關單元的輸出端；第二二極管，其正極接收所述第二電壓，其負極連接所述第一開關單元和第二開關單元的輸出端。

可選地，所述第一二極管為第三PMOS管，所述第三PMOS管的漏極作為所述第一二極管的正極，所述第三PMOS管的柵極、源極和襯底互相耦接并作為所述第一二極管的負極；所述第二二極管為第四PMOS管，所述第四PMOS管的漏極作為所述第二二極管的正極，所述第四PMOS管的柵極、源極和襯底互相耦接并作為所述第二二極管的負極。

可選地，所述第一二極管為第一NMOS管，所述第一NMOS管的漏極和柵極互相耦接并作為所述第一二極管的正極，所述第一NMOS管的源極作為所述第一二極管的負極，所述第一NMOS管的襯底接地；所述第二二極管為第二NMOS管，所述第二NMOS管的漏極和柵極互相耦接并作為所述第二二極管的正極，所述第二NMOS管的源極作為所述第二二極管的負極，所述第二NMOS管的襯底接地。

可選地，所述高電平電壓適于傳輸至至少一個PMOS管的襯底。

為解決上述技術問題，本發明實施例還提供一種電子系統，包括以上所述的高電平選擇電路。

與現有技術相比，本發明實施例的技術方案具有以下有益效果：

本發明實施例高電平選擇電路可以包括：第一開關單元，其輸入端接收第一電壓，其控制端接收第二電壓；第二開關單元，其輸出端接收所述第二電壓，其輸出端耦接所述第一開關單元的輸出端，其控制端接收所述第一電壓；其中，當所述第一電壓大于等于所述第二電壓時，所述第一開關單元導通，所述第二開關單元關斷，所述第一開關單元和第二開關單元的輸出端上的高電平電壓等于所述第一電壓，所述第一電壓小于所述第二電壓時，所述第一開關單元關斷，所述第二開關單元導通，所述高電平電壓等于所述第二電壓。相比于現有技術而言，本實施例高電平選擇電路采用幾乎不消耗靜態電流的第一開關單元和第二開關單元，因此具有極低的靜態功耗。

進一步而言，本發明實施例高電平選擇電路還可以包括快速充電單元，當所述第一電壓和第二電壓的壓差在第一閾值范圍內，也即二者相差較小，且所述高電平電壓具有抖動被下拉下降時，所述第一電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電，使得所述高電平電壓等于所述第一電壓，或者，所述第二電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電，使得所述高電平電壓等于所述第二電壓。其中，所述快速充電單元包括：第一二極管，其正極接收所述第一電壓，其負極連接所述第一開關單元和第二開關單元的輸出端；第二二極管，其正極接收所述第二電壓，其負極連接所述第一開關單元和第二開關單元的輸出端。所述第一二極管和第二二極管的尺寸可以相對較大，有利于在所述第一電壓或第二電壓的充電作用下，在其上面幾乎不產生靜態電流，即可對所述高電平電壓的抖動實現快速補償，并且不帶來額外的靜態功耗。

附圖說明

圖1是現有技術中的一種高電平選擇電路的電路圖。

圖2是本發明實施例高電平選擇電路的一種電路圖。

圖3是本發明實施例高電平選擇電路的另一種電路圖。

具體實施方式

如背景技術部分所述，由于現有技術的高電平選擇電路中采用了比較器，使得芯片具有較大的靜態功耗，超出了芯片本身可承受的范圍。

針對以上所述的技術問題，本發明實施例提出一種高電平選擇電路，具有極低的靜態功耗，以滿足芯片的低功耗需求。

為使本發明的上述目的、特征和有益效果能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

如圖2所示，本發明實施例提供的高電平選擇電路200可以包括：采用交叉結構的第一開關單元201和第二開關單元202。

其中，第一開關單元201的輸入端接收第一電壓V1，第一開關單元201的控制端接收第二電壓V2。所述第二開關單元202的輸入端接收所述第二電壓V2，所述第二開關單元202的輸出端耦接所述第一開關單元201的輸出端，所述第二開關單元202的控制端接收所述第一電壓V1。

當所述第一電壓V1大于等于所述第二電壓V2時，所述第一開關單元201導通，所述第二開關單元202關斷，所述第一開關單元201和第二開關單元202的輸出端上的高電平電壓VH等于所述第一電壓V1，所述第一電壓V1小于所述第二電壓V2時，所述第一開關單元201關斷，所述第二開關單元202導通，所述高電平電壓VH等于所述第二電壓V2。

相比于現有技術而言，本實施例高電平選擇電路200采用幾乎不消耗靜態電流的第一開關單元201和第二開關單元202，因此具有極低的靜態功耗。

在本實施例中，所述高電平選擇電路200所輸出的高電平電壓VH可以傳輸至電子系統(例如芯片)中的至少一個PMOS管的襯底，以滿足PMOS管的應用需求，但是不限于此，所述高電平選擇電路200也可以適用于任何其他需要提供高電平的電路中。

此外，所述第一電壓V1和第二電壓V2可以為芯片中的兩個引腳輸出的電壓，也可以為芯片內部某兩個節點的電壓，也可以其中一個為芯片某引腳輸出的電壓，其中另一個為芯片內部某節點的電壓。然而，本實施例并不對所述第一電壓V1和第二電壓V2的來源進行限定，例如二者還可以是芯片外的電壓源所提供。

下面綜合圖2和圖3對所述高電平選擇電路200的具體實施方式進行詳細說明。

繼續參照圖2，在一具體實施例中，所述第一開關單元201可以包括：第一PMOS管P1，其漏極耦接所述第一開關單元201的輸入端，其源極和襯底耦接所述第一開關單元201的輸出端，其柵極耦接所述第一開關單元201的控制端。

在具體實施中，所述第二開關單元202可以包括：第二PMOS管P2，其漏極耦接所述第二開關單元202的輸入端，其源極和襯底耦接所述第二開關單元202的輸出端，其柵極耦接所述第二開關單元202的控制端。

需要說明的是，所述第一開關單元201和第二開關單元202還可以是例如NMOS管、傳輸門等其他開關單元，此處不進行特殊限定。由于所述第一開關單元201和第二開關單元202所傳輸的信號的幅度一般較高，因此，將二者包括PMOS管作為優選方案。

在本實施例中，由于所述高電平電壓VH一般將傳輸至需要高電平電壓VH的電路，例如，傳輸至芯片中的至少一個PMOS管的襯底。所述至少一個PMOS管在工作過程中可能發生翻轉，這將使得所述高電平電壓VH具有抖動，一般而言，所述高電平電壓VH被下拉下降。

當所述第一電壓V1和第二電壓V2的壓差較大時，所述第一PMOS管P1和第二PMOS管P2的其中一個導通，所述第一電壓V1或第二電壓V2可以快速對所述第一開關單元201和第二開關單元202的輸出端充電，使得被下拉下降的所述高電平電壓VH被快速補償。

然而，當所述第一電壓V1和第二電壓V2的壓差較小時，例如二者壓差小于1V，所述第一PMOS管P1和第二PMOS管P2均關斷，所述第一電壓V1或第二電壓V2只能依靠所述第一PMOS管P1和第二PMOS管P2內部的寄生二極管向所述第一開關單元201和第二開關單元202的輸出端充電。然而，由于所述等效二極管的尺寸較小，使得充電過程較慢，且在PN節上具有較小的靜態電流時在PN節上即可以有0.5～0.6V的壓降，無法滿足對所述高電平電壓VH的補償需求。

因此，參照圖3所示，在另一具體實施例中，所述高電平選擇電路200可以包括以上所述的采用交叉結構的第一開關單元201和第二開關單元202以及快速充電單元(圖中未標示)。

關于所述第一開關單元201和第二開關單元202的更多信息請參照以上實施例的具體說明，此處不再一一贅述。

當所述第一電壓V1和第二電壓V2的壓差在第一閾值范圍內，且所述高電平電壓VH被下拉下降時，所述第一電壓V1經由所述快速充電單元對所述第一開關單元201和第二開關單元202的輸出端充電，使得所述高電平電壓VH等于所述第一電壓V1，或者，所述第二電壓V2經由所述快速充電單元對所述第一開關單元201和第二開關單元202的輸出端充電，使得所述高電平電壓VH等于所述第二電壓V2。

在具體實施中，所述快速充電單元可以包括：第一二極管D1和第二二極管D2。

其中，所述第一二極管D1的正極接收所述第一電壓V1，所述第一二極管D1的負極連接所述第一開關單元201和第二開關單元202的輸出端；所述第二二極管D2的正極接收所述第二電壓V2，所述第二二極管D2的負極連接所述第一開關單元201和第二開關單元202的輸出端。

所述第一二極管D1和第二二極管D2的尺寸可以相對較大，有利于在所述第一電壓V1或第二電壓V2的充電作用下，在其上面幾乎不產生靜態電流，即可對所述高電平電壓VH的抖動實現快速補償，并且不帶來額外的靜態功耗。

在一具體實施例中，所述第一二極管D1可以為第三PMOS管P3，所述第三PMOS管P3的漏極作為所述第一二極管D1的正極，所述第三PMOS管P3的柵極、源極和襯底互相耦接并作為所述第一二極管D1的負極。所述第二二極管D2可以為第四PMOS管P4，所述第四PMOS管P4的漏極作為所述第二二極管D2的正極，所述第四PMOS管P4的柵極、源極和襯底互相耦接并作為所述第二二極管D2的負極。

所述第三PMOS管P3和第四PMOS管P4工作于飽和區，依靠自身溝道形成的大尺寸二極管快速地被所述第一電壓V1或第二電壓V2充電，在瞬態電流的作用下，使得被下拉下降的所述高電平電壓VH被快速補償，而在所述第三PMOS管P3和第四PMOS管P4上幾乎不產生壓降。

然而，所述第一二極管D1和第二二極管D2并不限定于PMOS管。

在另一具體實施例中，所述第一二極管D1可以為第一NMOS管(圖未示)，所述第一NMOS管的漏極和柵極互相耦接并作為所述第一二極管D1的正極，所述第一NMOS管的源極作為所述第一二極管D1的負極，所述第一NMOS管的襯底接地。所述第二二極管D2可以為第二NMOS管(圖未示)，所述第二NMOS管的漏極和柵極互相耦接并作為所述第二二極管D2的正極，所述第二NMOS管的源極作為所述第二二極管D2的負極，所述第二NMOS管的襯底接地。

本發明實施例還公開一種電子系統，包括所述高電平選擇電路200，由于高電平選擇電路200自身具有極低的靜態功耗，使得所述電子系統的靜態功耗也較低。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。