比較器模塊及逐次逼近型模數轉換器的制作方法

本發明涉及模擬集成電路設計領域，尤其涉及一種比較器模塊及逐次逼近型模數轉換器。

背景技術：

逐次逼近型模數轉換器(SAR ADC)廣泛應用于要求低電壓、低功耗，且對轉換速度要求不高的應用場合。

例如，在無源射頻識別(無源RFID)應用領域，測量濕度、濕度、光線等模擬信號，都需要用到模數轉換器(ADC)，由于無源RFID系統供電能力弱，要求ADC工作電壓和功耗足夠低，因此需要低電壓和低功耗，但對ADC轉換速度要求不高，通常使用逐次逼近型模數轉換器結構。

然而，現有技術的逐次逼近型模數轉換器通常采用多級比較器級聯以達到足夠的增益，導致模數轉換器需要的電壓較高，功耗較大，無法在系統供電很低的情況下正常工作。

技術實現要素：

技術問題

有鑒于此，本發明提出一種比較器模塊及逐次逼近型模數轉換器，通過改進比較器模塊的結構，降低了逐次逼近型模數轉換電路中的比較器模塊的工作電壓和功耗，使逐次逼近型模數轉換電路能夠在系統供電很低的情況下正常工作。

解決方案

根據本發明的一個方面，提供了一種比較器模塊，所述比較器模塊應用于逐次逼近型模數轉換器中，用于將輸入至逐次逼近型模數轉換器的第一輸入信號的第一采樣信號與第一參考信號進行比較，以得到比較信號。所述比較器模塊包括：

第一比較器，所述第一比較器一輸入端輸入所述第一采樣信號，另一輸入端輸入所述第一參考信號，輸出第一比較信號；

倒相器模塊，所述倒相器模塊連接到所述第一比較器的輸出端，輸入所述第一比較信號，輸出所述比較信號。

在一種可能的實現方式中，所述逐次逼近型模數轉換器包括：

采樣保持模塊，輸入第一輸入信號，輸出第一采樣信號；

所述比較器模塊，連接到所述采樣保持模塊的輸出端，所述比較器模塊一輸入端輸入所述第一采樣信號，另一輸入端輸入來自數模轉換模塊的第一參考信號，輸出比較信號；

鎖存器模塊，連接到所述比較器模塊的輸出端，所述鎖存器模塊輸入所述比較信號，輸出鎖存信號；

逐次逼近邏輯控制模塊，連接到所述鎖存器模塊的輸出端，所述逐次逼近邏輯控制模塊輸入所述鎖存信號，輸出數字邏輯信號；

數模轉換模塊，分別連接到所述逐次逼近邏輯控制模塊的輸出端和所述比較器模塊的另一輸入端，所述數模轉換模塊一輸入端輸入初始參考信號，另一輸入端輸入所述數字邏輯信號，輸出所述第一參考信號。

在一種可能的實現方式中，所述第一比較器包括：第一晶體管、第二晶體管、第三晶體管、第一電阻以及第二電阻，

其中，所述第一晶體管的柵極輸入所述第一采樣信號，所述第一晶體管的源極連接到所述第三晶體管的漏極，所述第一晶體管的漏極連接到所述第一電阻的一端；

所述第二晶體管的柵極輸入所述第一參考信號，所述第二晶體管的源極連接到所述第三晶體管的漏極，所述第二晶體管的漏極連接到所述第二電阻的一端，所述第二電阻的一端輸出所述第一比較信號；

所述第一電阻的另一端和所述第二電阻的另一端連接到電源電壓；

所述第三晶體管的源極接地。

在一種可能的實現方式中，所述倒相器模塊包括串聯的多個倒相器。

在一種可能的實現方式中，所述第一比較器與所述倒相器模塊之間、所述倒相器模塊的多個倒相器之間分別串聯有耦合電容。

在一種可能的實現方式中，所述倒相器模塊的多個倒相器的結構相同。

在一種可能的實現方式中，所述第一晶體管、所述第二晶體管及所述第三晶體管為NMOS晶體管。

在一種可能的實現方式中，所述第一晶體管、所述第二晶體管及所述第三晶體管為增強型NMOS晶體管。

根據本發明的另一方面，提供了一種逐次逼近型模數轉換器，用于將輸入至所述逐次逼近型模數轉換器的第一輸入信號轉換為數字邏輯信號。所述逐次逼近型模數轉換器包括如上所述的比較器模塊。

有益效果

根據本發明的實施例，通過將比較器模塊改進為比較器與倒相器模塊串聯的結構，降低了逐次逼近型模數轉換電路中的比較器模塊的工作電壓和功耗，使逐次逼近型模數轉換電路能夠在系統供電很低的情況下正常工作。

根據下面參考附圖對示例性實施例的詳細說明，本發明的其它特征及方面將變得清楚。

附圖說明

包含在說明書中并且構成說明書的一部分的附圖與說明書一起示出了本發明的示例性實施例、特征和方面，并且用于解釋本發明的原理。

圖1是根據本發明一示例性實施例示出的逐次逼近型模數轉換電路的示意圖。

圖2是根據本發明一示例性實施例示出的比較器模塊的框圖。

圖3是根據本發明一示例性實施例示出的比較器模塊的結構示意圖。

圖4是根據本發明一示例性實施例示出的第一比較器的結構示意圖。

圖5是根據本發明一示例性實施例示出的倒相器的結構示意圖。

具體實施方式

以下將參考附圖詳細說明本發明的各種示例性實施例、特征和方面。附圖中相同的附圖標記表示功能相同或相似的元件。盡管在附圖中示出了實施例的各種方面，但是除非特別指出，不必按比例繪制附圖。

在這里專用的詞“示例性”意為“用作例子、實施例或說明性”。這里作為“示例性”所說明的任何實施例不必解釋為優于或好于其它實施例。

另外，為了更好的說明本發明，在下文的具體實施方式中給出了眾多的具體細節。本領域技術人員應當理解，沒有某些具體細節，本發明同樣可以實施。在一些實例中，對于本領域技術人員熟知的方法、手段、元件和電路未作詳細描述，以便于凸顯本發明的主旨。

實施例1

圖1是根據一示例性實施例示出的逐次逼近型模數轉換電路的示意圖。圖2是根據本發明一示例性實施例示出的比較器模塊的示意圖。

根據本發明的示例性實施例的比較器模塊可以應用于例如如圖1所示的逐次逼近型模數轉換器中，用于將輸入至逐次逼近型模數轉換器的第一輸入信號AIN的第一采樣信號VPI1與第一參考信號VNI1進行比較，以得到比較信號COUT。但本領域技術人員應當理解，本發明并不局限于此，可以將本發明的示例性實施例的比較器模塊應用于本領域公知的各種逐次逼近型模數轉換器中，逐次逼近型模數轉換器的具體結構不限于圖1所示。

如圖2所示，所述比較器模塊12包括：第一比較器121，所述第一比較器121一輸入端輸入所述第一采樣信號VPI1，另一輸入端輸入所述第一參考信號VNI1，輸出第一比較信號VO1；倒相器模塊122，所述倒相器模塊122連接到所述第一比較器121的輸出端，輸入所述第一比較信號VO1，輸出所述比較信號COUT。

該實施例通過將比較器模塊改進為比較器與倒相器模塊串聯的結構，降低了比較器模塊的工作電壓和功耗，使逐次逼近型模數轉換電路能夠在系統供電很低的情況下正常工作。

在一種可能的實現方式中，如圖1所示，所述逐次逼近型模數轉換器可以包括：

采樣保持模塊11，輸入第一輸入信號AIN，輸出第一采樣信號VPI1；

比較器模塊12，連接到所述采樣保持模塊11的輸出端，所述比較器模塊12一輸入端輸入所述第一采樣信號VPI1，另一輸入端輸入來自數模轉換模塊15的第一參考信號VNI1，輸出比較信號COUT；

鎖存器模塊13，連接到所述比較器模塊12的輸出端，所述鎖存器模塊13輸入所述比較信號COUT，輸出鎖存信號DOUT；

逐次逼近邏輯控制模塊14，連接到所述鎖存器模塊13的輸出端，所述逐次逼近邏輯控制模塊14輸入所述鎖存信號DOUT，輸出數字邏輯信號DATA[N-1：0]；

數模轉換模塊15，分別連接到所述逐次逼近邏輯控制模塊14的輸出端和所述比較器模塊12的另一輸入端，所述數模轉換模塊15一輸入端輸入初始參考信號VREF，另一輸入端輸入所述數字邏輯信號DATA[N-1：0]，輸出所述第一參考信號VNI1。

其中，N為大于或等于2的整數。

舉例來說，在一個系統時鐘周期中，采樣保持模塊11可以對輸入的第一輸入信號AIN進行采樣，輸出第一采樣信號VPI1。第一采樣信號VPI1輸入到比較器模塊12一個輸入端；逐次逼近邏輯控制模塊14將其數字邏輯信號DATA[N-1：0]的最高有效位(MSB)DATA[N-1]設置為1，輸出到數模轉換模塊15；數模轉換模塊15獲取初始參考信號VREF，根據初始參考信號VREF與最高有效位DATA[N-1]輸出第一參考信號VNI1(數值大小為1/2VREF)，輸入到比較器模塊12另一個輸入端。

在一種可能的實現方式中，比較器模塊12比較第一采樣信號VPI1與第一參考信號VNI1的大小。如果第一采樣信號VPI1大于或等于第一參考信號VNI1，則比較器模塊12輸出的比較信號COUT使得數字邏輯信號DATA[N-1：0]的最高有效位(MSB)DATA[N-1]固定為1；如果第一采樣信號VPI1小于第一參考信號VNI1，則比較器模塊12輸出的比較信號COUT使得數字邏輯信號DATA[N-1：0]的最高有效位(MSB)DATA[N-1]固定為0。

在一種可能的實現方式中，在下一個系統時鐘周期中，逐次逼近邏輯控制模塊14將其數字邏輯信號DATA[N-1：0]的次高有效位DATA[N-2]設置為1。如果最高有效位DATA[N-1]為1，則第一參考信號VNI1輸出為VNI1＝3/4VREF；如果最高有效位DATA[N-1]為0，則第一參考信號VNI1輸出為VNI1＝1/4VREF。此時，比較器模塊12再次比較第一采樣信號VPI1與第一參考信號VNI1的大小。如果第一采樣信號VPI1大于或等于第一參考信號VNI1，則比較器模塊12輸出的比較信號COUT使得數字邏輯信號DATA[N-1：0]的次高有效位DATA[N-2]固定為1；如果第一采樣信號VPI1小于第一參考信號VNI1，則比較器模塊12輸出的比較信號COUT使得數字邏輯信號DATA[N-1：0]的次高有效位DATA[N-2]固定為0。

在一種可能的實現方式中，在后續的系統時鐘周期中，按照上述方式逐一確定數字邏輯信號DATA[N-1：0]的其他有效位，直至數字邏輯信號的最低位(LSB)DATA[0]，輸出最終確定的數字邏輯信號DATA[N-1：0]。從而，在比較器模塊12在每個系統時鐘周期中輸出的比較信號COUT均正確的情況下，可以得到準確的數字邏輯信號DATA[N-1：0]。比較器模塊12的工作電壓決定了逐次逼近型模數轉換器的最低工作電壓，比較器模塊12的工作電流決定了逐次逼近型模數轉換器的功耗。

通過這種方式，可以逐次比較以進行模數轉換，實現了逐次逼近型模數轉換電路，提高了轉換后的數字邏輯信號的準確性。

圖3是根據本發明一示例性實施例示出的比較器模塊12的結構示意圖。

在一種可能的實現方式中，所述倒相器模塊122可以包括串聯的多個倒相器。然而，本發明不限制倒相器模塊122中的多個倒相器的數量，本領域技術人員可以根據逐次逼近型模數轉換器的功耗、增益等需求來選擇倒相器的數量。

在一種可能的實現方式中，所述倒相器模塊122的多個倒相器的結構可以相同。然而，本發明不限制倒相器模塊122中的多個倒相器的種類，本領域技術人員可以根據逐次逼近型模數轉換器的功耗、增益等需求來選擇倒相器的種類。

在一種可能的實現方式中，所述第一比較器121與所述倒相器模塊122之間、所述倒相器模塊122的多個倒相器之間可以分別串聯有耦合電容。耦合電容能夠傳遞交流信號并隔斷直流信號，從而在保證交流信號的傳輸的情況下，降低比較器模塊12的整體功耗。

舉例來說，如圖3所示，可以采用第一比較器121與第一倒相器1221、第二倒相器1222及第三倒相器1223的三個倒相器的串聯(級聯)來說明根據本發明的實施例。其中，第一比較器121與第一倒相器1221之間設置有第一電容C1；第一倒相器1221與第二倒相器1222之間設置有第二電容C2；第二倒相器1222與第三倒相器1223之間設置有第三電容C3。

在一種可能的實現方式中，第一比較器121的一輸入端輸入所述第一采樣信號VPI1，另一輸入端輸入所述第一參考信號VNI1，輸出第一比較信號VO1；第一比較信號VO1經由第一電容C1后，作為第二輸入信號VI2，輸入到第一倒相器1221的輸入端，第一倒相器1221的輸出端輸出倒相后的第二輸出信號VO2；第二輸出信號VO2經由第二電容C2后，作為第三輸入信號VI3，輸入到第二倒相器1222的輸入端，第二倒相器1222的輸出端輸出倒相后的第三輸出信號VO3；第三輸出信號VO3經由第三電容C3后，作為第四輸入信號VI4，輸入到第三倒相器1223的輸入端，第三倒相器1223的輸出端輸出所述比較信號COUT。

通過這種方式，使1級比較器與多級倒相器級聯，并在各個部件之間設置耦合電容，在保證比較器模塊12的增益的情況下，降低了比較器模塊12的功耗。

圖4是根據本發明一示例性實施例示出的第一比較器121的結構示意圖。如圖4所示，在一種可能的實現方式中，所述第一比較器121可包括：第一晶體管NN1、第二晶體管NN2、第三晶體管NBN、第一電阻RN1以及第二電阻RN2。其中，所述第一晶體管NN1的柵極輸入所述第一采樣信號VPI1，所述第一晶體管NN1的源極連接到所述第三晶體管NBN的漏極，所述第一晶體管NN1的漏極連接到所述第一電阻RN1的一端；所述第二晶體管NN2的柵極輸入所述第一參考信號VNI1，所述第二晶體管NN2的源極連接到所述第三晶體管NBN的漏極，所述第二晶體管NN2的漏極連接到所述第二電阻RN2的一端，所述第二電阻RN2的一端輸出所述第一比較信號VO1；所述第一電阻RN1的另一端和所述第二電阻RN2的另一端連接到電源電壓VDD；第三晶體管NBN的源極接地GND，第三晶體管NBN的柵極可接基準電壓。

在一種可能的實現方式中，所述第一晶體管NN1、所述第二晶體管NN2及所述第三晶體管NBN可以為NMOS晶體管。

在一種可能的實現方式中，所述第一晶體管NN1、所述第二晶體管NN2及所述第三晶體管NBN可以為增強型NMOS晶體管。

舉例來說，在采用如圖4所示的第一比較器121的結構時，為使第一比較器121能正常工作，最低工作電壓VDD需要大于(V_THNN1+V_DSATNBN)或者(V_THNN2+V_DSATNBN)，其中V_THNN1表示第一晶體管NN1的閾值電壓絕對值，V_THNN2表示第二晶體管NN2的閾值電壓絕對值，V_DSATNBN表示第三晶體管NBN的源漏飽和電壓。

通過這種方式，使得第一比較器121的正常工作的所需的電壓較低，降低了比較器模塊12的工作電壓。

圖5是根據本發明一示例性實施例示出的倒相器的結構示意圖。

在一種可能的實現方式中，倒相器模塊122中的某一倒相器(例如第一倒相器1221)可以采用如圖5所示的結構。該倒相器可以包括：第四晶體管P21和第五晶體管N21。其中，第四晶體管P21的柵極連接到第五晶體管N21的柵極，輸入第二輸入信號VI2；第四晶體管P21的源極連接到第五晶體管N21的漏極，輸出第二輸出信號VO2；第四晶體管P21的漏極接電源電壓VDD；第五晶體管N21的源極接地GND。

在一種可能的實現方式中，第四晶體管P21可以為增強型PMOS晶體管，第五晶體管N21可以為增強型NMOS晶體管。為使第一倒相器1221能夠正常工作，最低工作電壓(電源電壓)VDD需要大于(V_THN21+V_THP21)，其中V_THN21表示第五晶體管N21的閾值電壓絕對值，V_THP21表示第四晶體管P21的閾值電壓絕對值。

在一種可能的實現方式中，第一倒相器1221、第二倒相器1222及第三倒相器1223的三個倒相器均可以采用如圖5所示的結構，使得倒相器模塊122的多個倒相器的功耗很低，接近0。

通過這種方式，使得倒相器模塊122的工作電壓和功耗均較低，進而降低了比較器模塊12的工作電壓和功耗。

本領域技術人員應理解，第一比較器和倒相器的基本結構不限于圖4和圖5所示，而是可以采用本領域技術人員已知的其他結構的比較器和倒相器。

在一種可能的實現方式中，根據本發明的示例性實施例還提供一種逐次逼近型模數轉換器，用于將輸入至所述逐次逼近型模數轉換器的第一輸入信號轉換為數字邏輯信號。所述逐次逼近型模數轉換器包括如上所述的比較器模塊。該逐次逼近型模數轉換器的結構可參見圖1所示。

該實施例通過改進將比較器模塊的結構，降低了比較器模塊的工作電壓和功耗，解決在常壓工藝下逐次逼近型模數轉換器低電壓工作和低功耗性能的問題，使逐次逼近型模數轉換電路能夠在射頻識別等低電壓、低功耗應用領域實現對溫度、濕度等模擬信號的測量。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。