電壓發生電路和包括其的集成電路的制作方法

相關申請的交叉引用

本申請要求于2016年2月15日提交給韓國知識產權局的申請號為10-2016-0017005的韓國專利申請的優先權，其全部內容通過引用其整體合并于此。

本發明的示例性實施例涉及一種電壓發生電路和包括電壓發生電路的集成電路。

背景技術：

各種集成電路接收外部電壓并且用外部電壓操作它們的內部電路。然而，由于集成電路的內部電路在各種電壓下操作，因此難以從外部電源為集成電路供應所有所需的電壓。因此，通常，集成電路會設置有內部電壓發生電路，用于產生與外部供應的電壓不同的多個內部電壓。

然而，電壓發生電路持續地消耗電流來產生內部電壓。電壓發生電路的電流消耗會大大地增加集成電路的整體功耗。

技術實現要素：

本發明的各個實施例針對一種改進的電壓發生電路以及包括所述改進的電壓發生電路的集成電路，所述改進的電壓發生電路展現降低的電流功耗。

根據本發明的一個實施例，一種電壓發生電路包括：周期波發生器，產生周期地使能/禁止的導通/關斷信號，其中，所述導通/關斷信號的周期和占空比中的至少一種基于溫度信息、電容信息、泄漏電流信息、速度信息和電壓電平信息中的至少一種信息來被控制；以及內部電壓發生器，響應于所述導通/關斷信號被使能/禁止，并且產生內部電壓。

所述溫度信息可以在溫度傳感器中產生，所述溫度傳感器安裝在包括所述電壓發生電路的集成電路上。

所述電容信息、泄漏電流信息和電壓電平信息可以儲存在非易失性存儲器件中，所述非易失性存儲器件儲存在包括所述電壓發生電路的集成電路的測試期間確定的值。

所述速度信息可以儲存在寄存器中，所述寄存器儲存包括所述電壓發生電路的所述集成電路的設置信息。

所述周期波發生器可以包括：振蕩單元，產生周期波；分頻單元，將所述周期波分頻為多個分周期波；邏輯組合單元，邏輯地組合所述多個分周期波并由此產生具有不同頻率和占空比的初級導通/關斷信號；以及選擇單元，適用于響應于所述溫度信息、電容信息、泄漏電流信息、速度信息以及電壓電平信息中的至少一種信息來從所述初級導通/關斷信號中選擇一個信號作為所述導通/關斷信號。

所述導通/關斷信號可以在第一模式下周期地被使能/禁止，而在第二模式下保持在使能狀態。

根據本發明的另一個實施例，一種電壓發生電路包括：第一內部電壓發生器，響應于周期地使能/禁止的第一導通/關斷信號來被使能/禁止，并且產生第一內部電壓；以及第二內部電壓發生器，響應于周期地使能/禁止的第二導通/關斷信號來被使能/禁止，并且基于所述第一內部電壓產生第二內部電壓，其中，所述第二導通/關斷信號的使能時間段屬于所述第一導通/關斷信號的使能時間段。

所述第一導通/關斷信號的使能時間段可以比所述第二導通/關斷信號的使能時間段寬。

所述電壓發生電路還可以包括：導通/關斷分離器，通過將所述第一導通/關斷信號與周期波邏輯組合，來產生所述第二導通/關斷信號。

所述第一導通/關斷信號和第二導通/關斷信號可以在第一模式下被周期地使能/禁止，而在第二模式下保持在使能狀態。

根據本發明的又一個實施例，一種電壓發生電路包括：電壓傳感器，響應于周期地使能/禁止的第一導通/關斷信號來被使能/禁止，并且通過感測泵浦電壓的電平來產生泵需要信號；以及電荷泵，被使能一時間段并且產生泵浦電壓，在所述時間段第二導通/關斷信號被周期地使能/禁止且泵需要信號被使能。

所述第二導通/關斷信號的使能時間段可以屬于所述第一導通/關斷信號的使能時間段。

所述第一導通/關斷信號的使能時間段可以比所述第二導通/關斷信號的使能時間段寬。

所述電壓發生電路還可以包括：導通/關斷分離器，通過將所述第一導通/關斷信號與周期波邏輯組合，來產生所述第二導通/關斷信號。

所述電壓發生電路還可以包括：泵使能控制器，用于在所述泵需要信號和所述第二導通/關斷信號被使能時，將用于使能所述電荷泵的泵使能信號使能。

所述第一導通/關斷信號和所述第二導通/關斷信號可以在第一模式下被周期地使能/禁止，而在第二模式下保持在使能狀態。

根據本發明的又一個實施例，一種集成電路包括：內部電壓發生器，響應于導通/關斷信號而被使能/禁止且產生參考電壓；以及第一接收電路，將第一輸入信號與所述參考電壓比較并由此接收第一輸入信號，其中所述導通/關斷信號在第一模式下周期地使能/禁止而在第二模式下保持在使能狀態。

所述第一模式可以是未輸入所述第一輸入信號的模式，且所述第二模式可以是輸入所述第一輸入信號的模式。

所述集成電路可以是存儲器件，且所述第一模式可以在所述存儲器件中沒有激活行的時間段中被使能，以及所述第二模式可以在所述存儲器件中有激活行的時間段中被使能。

所述集成電路還可以包括：第二至第n接收電路，將相應的第二至第n輸入信號與所述參考電壓比較，并接收相應的第二至第n輸入信號，其中n是大于2的整數。

根據本發明的又一個實施例，一種電壓發生電路包括：第一內部電壓發生器，在周期地使能/禁止的導通/關斷信號處在第一電平時被使能，且產生內部電壓；以及第二內部電壓發生器，在所述導通/關斷信號處在第二電平時被使能，且產生所述內部電壓，其中所述第一內部電壓發生器具有比所述第二內部電壓發生器強的電壓驅動力。

所述導通/關斷信號可以在第一模式下周期地使能/禁止，但是在第二模式下固定在所述第一電平與所述第二電平之間的一個電平。

附圖說明

圖1是根據本發明的第一實施例的電壓發生電路100的示意圖。

圖2是根據本發明的一個實施例的圖1所示的內部電壓發生器的電路圖。

圖3是根據本發明的一個實施例的圖1所示的周期波發生器的示意圖。

圖4是根據本發明的一個實施例的圖3所示的邏輯組合單元的電路圖。

圖5是根據本發明的一個實施例的圖4所示的邏輯組合單元的操作的時序圖。

圖6是根據本發明的另一個實施例的圖3所示的邏輯組合單元330的電路圖。

圖7是說明根據本發明的另一個實施例的圖6的邏輯組合單元的操作的時序圖。

圖8是根據本發明的又一個實施例的圖3所示的邏輯組合單元330的示意圖。

圖9是根據本發明的另一個實施例的圖1所示的周期波發生器的示意圖。

圖10是根據本發明的第二實施例的電壓發生電路1000的示意圖。

圖11是說明根據本發明的第二實施例的圖10的導通/關斷分離器的操作的時序圖。

圖12是根據本發明的一個實施例的圖10所示的第一內部電壓發生器1010的電路圖。

圖13是根據本發明的一個實施例的圖10所示的第二內部電壓發生器的電路圖。

圖14是根據本發明的第三實施例的電壓發生電路1400的示意圖。

圖15是根據本發明的一個實施例的圖14所示的電壓傳感器的電路圖。

圖16是根據本發明的第四實施例的電壓發生電路1600的電路圖。

圖17是根據本發明的一個實施例的集成電路的示意圖。

具體實施方式

下面將參照附圖更詳細地描述本發明的示例性實施例。然而，本發明可以用不同的形式來實施，而不應理解為限于本文所列的實施例。確切地說，提供這些實施例，使得本公開將清楚且完整。在整個公開中，在本發明的各個附圖和實施例中，相同的附圖標記表示相同的部件。

參見圖1，提供根據本發明的第一實施例的電壓發生電路100。電壓發生電路100可以包括周期波發生器110、內部電壓發生器120以及電容器130。

周期波發生器110可以產生周期性使能或禁止的導通/關斷信號on/off。導通/關斷信號on/off的周期和占空比中的至少一者可以基于控制變量來控制。

內部電壓發生器120可以產生內部電壓vint。電容器130可以保持產生的內部電壓vint在恒定的電平。當導通/關斷信號on/off使能時，內部電壓發生器120可以被使能以消耗電流并由此提供內部電壓vint。當導通/關斷信號on/off禁止時，內部電壓發生器120也可以禁止，不消耗電流。

在內部電壓發生器120被使能時，它可以持續消耗電流。當內部電壓發生器120在使能狀態和禁止狀態之間交替時，內部電壓發生器120的電流消耗可以減少，因為在該內部電壓禁止時沒有電流消耗。另外，盡管內部電壓發生器120沒有持續地使能而它僅僅是周期地使能，但是通過適當地控制導通/關斷信號on/off的周期和占空比仍可以保持內部電壓vint在穩定值。

可以用來控制導通/關斷信號on/off的周期和占空比中的至少一種的控制變量可以包括例如，溫度信息、電容信息、泄漏電流信息、速度信息、電壓電平信息等。

例如，溫度信息可以是包括電壓發生電路100的集成電路的溫度。溫度信息可以在可安裝在集成電路上的溫度傳感器中產生。可以使用任何適合的溫度傳感器。一般而言，隨著集成電路的溫度增加，集成電路的元件的泄漏電流也可以增加，且因而集成電路的電流消耗也上升，由此增加內部電壓vint的消耗。因此，當集成電路的溫度上升時，希望更高頻率地將內部電壓發生器120使能，而當集成電路的溫度下降時希望將頻率降低。因此，在一個實施例中，利用導通/關斷信號on/off的頻率在溫度增加時增加，導通/關斷信號on/off的頻率在溫度降低時降低，周期波發生器110可以根據集成電路的溫度控制導通/關斷信號on/off的周期。此外，希望當集成電路的溫度增加時將內部電壓發生器120使能更長的時間。因此，周期波發生器110可以控制導通/關斷信號on/off的占空比以在溫度增加時增加而在溫度降低時降低。

電容信息可以是與電壓發生電路100的電容器130的電容相關的信息。可以在集成電路的制造期間測量電容器130的電容信息，并且電容器130的電容信息可以儲存在安裝于集成電路上的非易失性存儲器(例如，熔絲電路)中。例如，隨著電容器130的電容變得越小，內部電壓vint可以變得越不穩定。因此，希望當電容器130的電容降低時，可以頻率更高地將內部電壓發生器120使能。因此，隨著電容變小，周期波發生器110可以將導通/關斷信號on/off的周期控制得更短，即，控制導通/關斷信號on/off的頻率增加。此外，隨著電容變小，希望將內部電壓發生器120使能更長的時間。因此，隨著電容變小，周期波發生器110也可以控制導通/關斷信號on/off的占空比增加。

泄漏電流信息可以是與包括電壓發生電路100的集成電路的內部元件的泄漏電流相關的信息。在集成電路的制造期間可以測量泄漏電流信息，并且泄漏電流信息可以儲存在安裝于集成電路上的非易失性存儲器(例如，熔絲電路)中。泄漏電流越增加，內部電壓vint變得越不穩定。因此，隨著泄漏電流增大，希望更高頻率地將內部電壓發生器120使能。因此，隨著泄漏電流增加，周期波發生器110可以將導通/關斷信號on/off的周期控制得更短，即，增加導通/關斷信號on/off的頻率。此外，隨著泄漏電流的量增加，希望將內部電壓發生器120在周期內使能更長的時間。因此，隨著泄漏電流增加，周期波發生器110可以控制導通/關斷信號on/off的占空比增加。

電壓電平信息可以是與內部電壓vint相關的信息。與內部電壓vint相關的電壓電平信息可以儲存在安裝于集成電路上的非易失性存儲器(例如，熔絲電路)中。隨著內部電壓vint增加，內部電壓vint會更容易變得不穩定。因此，隨著內部電壓vint增加，希望頻率更高地將內部電壓發生器120使能。因此，隨著內部電壓vint增加，周期波發生器110可以將導通/關斷信號on/off的周期控制得短。此外，隨著內部電壓vint增加，希望在每個周期內將內部電壓發生器120使能更長的時間。因此，隨著內部電壓vint增加，周期波發生器110可以控制導通/關斷信號on/off的占空比增加。

速度信息可以是與包括電壓發生電路100的集成電路的操作速度相關的信息。速度信息可以儲存在寄存器中，所述寄存器用于儲存與集成電路的操作速度相關的設置信息。隨著集成電路操作得越來越快，內部電壓vint會更容易地變得不穩定。因此，隨著集成電路的操作速度變快，希望頻率更高地將內部電壓發生器120使能。因此，隨著集成電路的操作速度變更快，周期波發生器110可以控制導通/關斷信號on/off的周期更短。此外，隨著集成電路的操作速度變更快，希望在每個周期內將內部電壓發生器120使能更長的時間。因此，隨著集成電路的操作速度變得更快，周期波發生器110可以控制導通/關斷信號on/off的占空比增加。

圖2提供根據本發明的一個實施例的圖1的內部電壓發生器120的示例電路圖。根據圖2的實施例，內部電壓發生器120可以包括用于對電壓進行分壓的電阻201和202、用于響應于導通/關斷信號on/off來使能/禁止內部電壓發生器120的pmos晶體管203和204，以及反相器205。

當導通/關斷信號on/off被使能到邏輯高電平時，晶體管203和204導通。因此，電阻201和202可以將電源電壓vdd分壓以產生內部電壓vint。

當導通/關斷信號on/off被禁止到邏輯低電平時，晶體管203和204截止。當晶體管203和204截止時，沒有電流會流經電阻201和202，且因而內部電壓發生器120不能提供內部電壓vint。

圖2示例性示出內部電壓發生器120可以通過將電源電壓vdd分壓，來產生內部電壓vint。然而，對于本領域技術人員而言明顯的是，可以使用其它各種方法來在內部電壓發生器120中產生內部電壓vint。電阻201和202可以相同或不同。此外，可以使用更多數量的電阻代替兩個電阻，來產生具有不同值的多個內部電壓。

參見圖3，根據本發明的一個實施例的圖1中所示的周期波發生器110可以包括振蕩單元310、分頻單元320、邏輯組合單元330以及選擇單元340。

振蕩單元310可以產生周期波osc。圖3示例性地示出基于控制變量來控制選擇單元340。替換地，可以基于控制變量來控制振蕩單元310，使得可以基于該控制變量來控制周期波osc的周期。

分頻單元320可以將周期波osc分為多個分周期波osc1、osc2、osc4和osc8。分周期波osc2可以是通過將周期波osc的頻率一分為二而獲得的周期波，即，波osc2的頻率可以是波osc1的頻率的一半。例如，分周期波osc2可以是具有與周期波osc的周期兩倍的周期的周期波。分周期波osc4可以是通過將周期波osc的頻率一分為四而獲得的周期波，即，波osc4的頻率可以是波osc1的頻率的1/4。分周期波osc8可以是通過將周期波osc的頻率一分為八而獲得的周期波，即，波osc8的頻率可以是波osc1的頻率的1/8。分周期波osc1可以與周期波osc相同。

邏輯組合單元330可以通過邏輯地組合分周期波osc1、osc2、osc4和osc8來產生初級導通/關斷信號。初級導通/關斷信號可以具有各種周期和各種占空。稍后通過參照圖4至圖8來詳細描述邏輯組合單元330的結構和操作。

選擇單元340可以選擇邏輯組合單元330中產生的初級導通/關斷信號之中的一個信號，作為導通/關斷信號on/off。可以基于控制變量來執行選擇單元340的選擇操作。如稍后描述的，選擇單元340可以基于溫度信息、電容信息、泄漏電流信息、電壓電平信息和速度信息中的至少一個來選擇導通/關斷信號on/off，以此方式使得導通/關斷信號on/off的周期可以變得更長或更短，且導通/關斷信號on/off的占空比可以增加或減小。

參見圖4，根據本發明的一個實施例，圖3中所示的邏輯組合單元330可以包括與門401、402、405、406、407、410、411和412以及或門403、404、408和409。

邏輯組合單元330可以通過執行與門401、402、405、406、407、410、411和412以及或門403、404、408和409的與操作和/或或操作，來產生初級導通/關斷信號pre_1、pre_2、pre_3、pre_4、pre_5、pre_6、pre_7和pre_8。

在圖5中，位置上緊挨著初級導通/關斷信號pre_1、pre_2、pre_3、pre_4、pre_5、pre_6、pre_7和pre_8的參考符號“d”表示相應信號的占空比，且參考符號“p”表示相應信號的周期。例如，當d＝2/16時，意思是指，相應信號的使能時間段的長度是相應信號的一個周期的2/16。此外，“p＝×8”是指相應信號的周期是分波的周期的8倍。

參見圖5，可以看出，由于邏輯組合單元330執行的邏輯組合操作，因此8個初級導通/關斷信號pre_1、pre_2、pre_3、pre_4、pre_5、pre_6、pre_7和pre_8盡管它們的周期相同，但被產生為具有不同的占空比。

參見圖6，根據本發明的另一個實施例，圖3中所示的邏輯組合單元330可以包括與門601、602和603。

邏輯組合單元330可以通過對與門601、602和603中的分周期波osc1、osc2、osc4和osc8執行與操作，來產生初級導通/關斷信號pre_9、pre_10、pre_11和pre_12。

參見圖7，可以看出，初級導通/關斷信號pre_9、pre_10、pre_11和pre_12都具有不同的占空比(d)和周期(p)。

參見圖8，根據本發明的又一個實施例，圖3中所示的邏輯組合單元330可以具有圖4中所示的結構和圖6中所示的結構的組合。在這種情況下，邏輯組合單元330可以產生12個初級導通/關斷信號pre_1、pre_2、pre_3、pre_4、pre_5、pre_6、pre_7、pre_8、pre_9、pre_10、pre_11和pre_12。

參照圖4至圖8描述的邏輯組合單元330的結構僅僅是用于描述本發明的例子，對于本領域技術人員而言明顯的是，可以將邏輯組合單元330設計成，通過采用不同方式對分周期波osc1、osc2、osc4和osc8執行邏輯組合，來產生具有不同周期和占空的初級導通/關斷信號。

參見圖9，根據本發明的另一個實施例，除了圖3中所示的構成元件之外，圖1中所示的周期波發生器110還可以包括模式控制單元910。在模式信號mode處于邏輯低電平的第一模式下，模式控制單元910不影響選擇單元340所選中的導通/關斷信號on/off。然而，在模式信號mode處于邏輯高電平的第二模式中，模式控制單元910可以保持導通/關斷信號on/off在使能狀態(邏輯高電平)。模式控制單元910可以是或門，如圖中所示。

在內部電壓vint較少使用的第一模式下，模式信號mode可以是處于邏輯低電平的信號，而在內部電壓vint較多使用的第二模式下，模式信號mode可以是處于邏輯高電平的信號。在內部電壓vint較多使用的第二模式下，在模式控制單元910的控制之下，內部電壓發生器120可以持續地使能以穩定地產生內部電壓vint。

參見圖10，根據本發明的第二實施例的電壓發生電路1000可以包括第一內部電壓發生器1010、第二內部電壓發生器1020、導通/關斷分離器1030以及電容器1041和1042。

第一內部電壓發生器1010可以產生第一內部電壓vint1。第一內部電壓發生器1010可以響應于第一導通/關斷信號on/off1而被使能/禁止。當第一導通/關斷信號on/off1被使能時第一內部電壓發生器1010可以被使能并且產生第一內部電壓vint1。當第一導通/關斷信號on/off1被禁止時，第一內部電壓發生器1010可以被禁止，不消耗電流。可以使用電容器1041來保持第一內部電壓vint1在恒定的電平。第一導通/關斷信號on/off1可以是周期地使能/禁止的信號。

第二內部電壓發生器1020可以基于第一內部電壓vint1產生第二內部電壓vint2。第二內部電壓發生器1020可以響應于第二導通/關斷信號on/off2而被使能/禁止。第二內部電壓發生器1020可以在第二導通/關斷信號on/off2被使能時被使能且產生第二內部電壓vint2。當第二導通/關斷信號on/off2被禁止時，第二內部電壓發生器1020可以被禁止，不消耗電流。電容器1042可以用來保持第二內部電壓vint2在恒定的電平。第二導通/關斷信號on/off2可以是周期地使能/禁止的信號。由于第二內部電壓發生器1020基于第一內部電壓vint1產生第二內部電壓vint2，因此要求在第二內部電壓發生器1020被使能時穩定地保持第一內部電壓vint1。因此，第二導通/關斷信號on/off2的使能時段可以在第一導通/關斷信號on/off1的使能時段之內。

導通/關斷分離器1030可以通過對第一導通/關斷信號on/off1和周期波osc執行邏輯組合操作，來產生第二導通/關斷信號on/off2。導通/關斷分離器1030可以包括反相器1031和與門1032。上文參照圖3至圖9描述的周期波發生器110可以產生第一導通/關斷信號on/off1和周期波osc。

參見圖11，第一導通/關斷信號on/off1可以與圖4的初級導通/關斷信號pre_4相同，圖4的初級導通/關斷信號pre_4具有周期波osc的周期8倍的周期(p＝×8)，且具有2/16的占空比(d＝2/16)。

導通/關斷分離器1030的反相器1031可以將周期波osc反相以產生反相的周期波oscb。導通/關斷分離器1030的與門1032可以對第一導通/關斷信號on/off1和反相的周期波oscb執行與操作，來產生第二導通/關斷信號on/off2。

如圖11所示，第二導通/關斷信號on/off2的使能時間段可以在第一導通/關斷信號on/off1的使能時間段之內，且第二導通/關斷信號on/off2的使能時間段可以比第一導通/關斷信號on/off1的使能時間段短。

參見圖12，根據本發明的一個實施例，圖10中所示的第一內部電壓發生器1010可以包括：比較器1210，用于將第一反饋電壓vfeed1與參考電壓vref進行比較以便產生比較結果；pmos晶體管1220，用于基于比較器1210獲得的比較結果來提供第一內部電壓vint1；電阻1231和1232，用于將第一內部電壓vint1分壓以產生第一反饋電壓vfeed1；以及響應于第一導通/關斷信號on/off1而將第一內部電壓發生器1010使能/禁止的pmos晶體管1241和1242以及nmos晶體管1243和1244。

當第一導通/關斷信號on/off1被使能到邏輯高電平時，nmos晶體管1243和1244可以導通，而pmos晶體管1241和1242可以截止，以便將第一內部電壓發生器1010使能。然后，比較器1210可以將第一反饋電壓vfeed1與參考電壓vref進行比較，以產生比較結果。當參考電壓vref高于第一反饋電壓vfeed1時，pmos晶體管1220可以導通以提升第一內部電壓vint1。當第一反饋電壓vfeed1高于參考電壓vref時，pmos晶體管1220可以截止以降低第一內部電壓vint1。經過此過程，第一反饋電壓vfeed1和參考電壓vref最終可以相同，且第一內部電壓vint1可以產生為具有[(r1+r2)/(r2)]*vref的電壓，其中r1表示電阻1231的電阻值且r2表示電阻1232的電阻值。

當第一導通/關斷信號on/off1被禁止到邏輯低電平時，nmos晶體管1243和1244可以截止且pmos晶體管1241和1242可以導通以切斷流經比較器1210的電流和流經電阻1231和1232的電流。簡而言之，第一內部電壓發生器1010可以被禁止。

參見圖13，根據本發明的一個實施例，圖10中所示的第二內部電壓發生器1020可以包括：比較器1310，用于比較第二反饋電壓vfeed2與第一內部電壓vint1以便產生比較結果；pmos晶體管1320，用于基于比較器1310所獲得的比較結果，來提供第二內部電壓vint2；電阻1331和1332，用于將第二內部電壓vint2分壓以產生第二反饋電壓vfeed2；以及響應于第二導通/關斷信號on/off2而將第二內部電壓發生器1020使能/禁止的pmos晶體管1341和1342以及nmos晶體管1343和1344。

第二內部電壓發生器1020可以形成得與第一內部電壓發生器1010相同且與第一內部電壓發生器1010相同地操作，除了第二內部電壓發生器1020可以響應于取代第一反饋電壓vfeed1的第二反饋電壓vfeed2來使能/禁止，且比較器1310可以使用第一內部電壓vint1來代替參考電壓vref。

參見圖14，根據本發明的第三實施例，電壓發生電路1400可以包括電壓傳感器1410、電荷泵1420、導通/關斷分離器1430以及泵使能控制器1440。

電壓傳感器1410可以感測泵浦電壓vpump以產生泵需要信號pump_need。當泵浦電壓vpump高于目標電平時，電壓傳感器1410可以將泵需要信號pump_need禁止。當泵浦電壓vpump低于目標電平時，電壓傳感器1410可以將泵需要信號pump_need使能。電壓傳感器1410可以響應于第一導通/關斷信號on/off1而被使能/禁止。第一導通/關斷信號on/off1可以周期地被使能/禁止。

當泵需要信號pump_need和第二導通/關斷信號on/off2被使能時，泵使能控制器1440可以將用于使能電荷泵1420的泵使能信號pump_en使能。第二導通/關斷信號on/off2可以周期地使能/禁止。電荷泵1420可以基于電壓傳感器1410的感測操作而操作。因此，當電荷泵1420被使能時，電壓傳感器1410要準確地執行感測操作。因此，第二導通/關斷信號on/off2的使能時間段可以在第一導通/關斷信號on/off1的使能時間段之內。

導通/關斷分離器1430可以將第一導通/關斷信號on/off1與周期波osc邏輯組合以產生第二導通/關斷信號on/off2。導通/關斷分離器1430可以包括反相器1431和與門1432。參照圖3至圖9描述的周期波發生器110可以產生第一導通/關斷信號on/off1和周期波osc。導通/關斷分離器1430可以如圖11所示那樣操作。

電荷泵1420可以在泵使能信號pump_en被使能時被使能，且執行泵浦操作以提高泵浦電壓vpump的電平。泵浦電壓vpump可以比從集成電路的外部施加來的外部電源電壓高。

參見圖15，根據本發明的第三實施例，圖14中所示的電壓傳感器1410可以包括：電壓分壓器1510，用于對泵浦電壓vpump進行分壓；以及比較器1520，用于將電壓分壓器1510所獲得的分電壓vdiv與參考電壓vref進行比較以產生泵需要信號pump_need。此外，電壓傳感器1410可以包括用于響應于第一導通/關斷信號on/off1來使能/禁止電壓傳感器1410的反相器1531、pmos晶體管1532和1533以及nmos晶體管1534和1535。

當第一導通/關斷信號on/off1被使能時，pmos晶體管1532和nmos晶體管1534和1535可以導通以將電壓分壓器1510和比較器1520使能。當分電壓vdiv低于參考電壓vref時，比較器1520可以決定泵浦電壓vpump需要提高且將泵需要信號pump_need使能到邏輯高電平。當分電壓vdiv高于參考電壓vref時，比較器1520可以決定泵浦電壓vpump不需要提高且將泵需要信號pump_need禁止到邏輯低電平。

當第一導通/關斷信號on/off1被禁止時，pmos晶體管1532和nmos晶體管1534和1535可以截止且pmos晶體管1533可以導通。結果，流經電壓分壓器1510和比較器1520的電流可以被切斷，由此將電壓傳感器1410禁止。

參見圖16，根據本發明的第四實施例，電壓發生電路1600可以包括第一內部電壓發生器1610、第二內部電壓發生器1620以及電容器1630。

當導通/關斷信號on/off處于第一電平(例如，可以是邏輯高電平)時，第一內部電壓發生器1610可以被使能，且產生內部電壓vint。第一內部電壓發生器1610可以包括：用于電壓分壓的電阻1611和1612；以及晶體管1613和1614和反相器1615，用于響應于導通/關斷信號on/off來使能/禁止第一內部電壓發生器1610。前文參照圖3至圖9描述的周期波發生器110可以產生導通/關斷信號on/off。

當導通/關斷信號on/off處于第二電平(例如可以是邏輯低電平)時，第二內部電壓發生器1620可以被使能且產生內部電壓vint。第二內部電壓發生器1620可以包括：用于電壓分壓的電阻1621和1622；以及晶體管1623和1624以及反相器1625，用于響應于導通/關斷信號on/off來使能/禁止第二內部電壓發生器1620。第二內部電壓發生器1620的電阻1621與電阻1622之間的電阻比可以與第一內部電壓發生器1610的電阻1611與電阻1612之間的電阻比相同。例如，第二內部電壓發生器1620和第一內部電壓發生器1610每個都可以產生相同的內部電壓vint。然而，第二內部電壓發生器1620的電阻1621和電阻1622可以具有比第一內部電壓發生器1610的電阻1611和1612大的電阻。例如，如果第一內部電壓發生器1610的電阻1611和電阻1612的電阻值是100ω，則第二內部電壓發生器1620的電阻1621和電阻1622的電阻值可以是200ω。

換言之，雖然第一內部電壓發生器1610可以比第二內部電壓發生器1620更強地(換言之，更穩定地)提供內部電壓vint，但是第一內部電壓發生器1610會消耗更多的電流。因此，相比于第一內部電壓發生器1610被持續地使能的情況，可以通過將第一內部電壓發生器1610和第二內部電壓發生器1620交替地使能來穩定地保持內部電壓vint并且節約功耗。

參見圖17，根據本發明的一個實施例，集成電路可以包括周期波發生器1710、內部電壓發生器1720、第一至第n接收電路1731至1733(其中n是大于1的整數)、模式信號發生器1740以及電容器1750。

周期波發生器1710可以產生導通/關斷信號on/off。在模式信號mode為邏輯低電平的第一模式下，周期波發生器1710可以將導通/關斷信號on/off周期地使能/禁止。在模式信號mode為邏輯高電平的第二模式下，周期波發生器1710可以保持導通/關斷信號on/off在使能狀態。可以如圖9所示形成周期波發生器1710。

模式信號發生器1740可以產生模式信號mode。模式信號發生器1740可以產生邏輯低電平的模式信號mode一段時間，在該時間段輸入信號input1至inputn不從集成電路的外部輸入。對于輸入信號input1至inputn從集成電路外部輸入的時間段，模式信號發生器1740可以產生邏輯高電平的模式信號mode。在集成電路為存儲器件(諸如例如，動態隨機存取存儲器(dram)器件)且輸入信號input1至inputn為數據的情況下，在存儲器件中沒有激活的行時數據不可能輸入。因此，模式信號發生器1740可以產生邏輯低電平的模式信號mode一段時間(在該段時間在存儲器件中沒有激活的行)，以及可以產生邏輯高電平的模式信號mode一段時間段(在該時間段在存儲器件中有激活的行)。

內部電壓發生器1720可以響應于導通/關斷信號on/off被使能/禁止，且產生參考電壓vref(內部電壓)。內部電壓發生器1720可以具有圖2中所示的結構或者圖12中所示的結構。

第一至第n接收電路1731至1733可以將第一至第n輸入信號input1至inputn與參考電壓vref比較并且接收第一至第n輸入信號input1至inputn。當相應的輸入信號的電平高于參考電壓vref時，第一至第n接收電路1731至1733中的每個可以識別相應的輸入信號作為邏輯高信號。當相應的輸入信號的電平低于參考電壓vref時，接收電路可以識別相應的輸入信號作為邏輯低信號。

參見圖17，在接收第一至第n輸入信號input1至inputn的第一模式下，內部電壓發生器1720可以被使能并且提供穩定電平的參考電壓vref到第一至第n接收電路1731至1733。在沒有接收第一至第n輸入信號input1至inputn的第二模式下，內部電壓發生器1720可以被禁止以降低功耗。

根據本發明的實施例，可以減少電壓發生電路的電流消耗。

盡管已經參照具體的實施例描述了本發明，但是本發明所屬領域的技術人員將會了然的是，在不脫離所附權利要求所限定的本發明的精神和范圍的情況下可以進行各種變化和修改。

例如，我們注意，在一些實例中，本發明所屬領域的技術人員將會了然，與一個實施例關聯描述的特征或元件也可以單獨實施或與另一個實施例的其它特征或元件組合實施，除非另外明確指示。