一種模擬信號的電路的制作方法

本發明實施例涉及傳感器的技術領域，尤其涉及一種模擬信號的電路。

背景技術：

傳統傳感器信號接收電路的響應速度僅僅取決于傳感器的自身反應速度和電路RC分布參數，響應速度容易達到瓶頸。若需要檢測一些高速運動中的物體，則需要提高傳感器信號接收電路的響應速度，以便能滿足檢測系統的需要。另外，設備上常常有幾十甚至幾百個傳感器，也需要有一種特殊的分時復用電路來處理數量龐大的傳感器，且傳感器信號接收電路屬于設備上的關鍵“神經元”，其穩定性和抗干擾性對設備工作極其重要。

技術實現要素：

本發明實施例的目的在于提出一種模擬信號的電路，旨在解決如何提供一種能快速處理數量較多傳感器并且具有穩定性和高抗干擾性的傳感器信號接收電路。

為達此目的，本發明實施例采用以下技術方案：

一種模擬信號的電路，所述電路包括：

用于傳感器復用選擇的高速模擬邏輯器件U1、用于上拉電阻的復用選擇的高速模擬邏輯器件U2和用于隔離的運算放大器U3和U4；

所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；

所述高速模擬邏輯器件U2連接所述運算放大器U3；

所述運算放大器U3連接所述運算放大器U4。

優選地，所述高速模擬邏輯器件U1和U2的型號為CD74HC4051。

優選地，所述電路還包括外部傳感器sensor1至Sensor8；所述外部傳感器sensor1至Sensor8分別連接到所述高速模擬邏輯器件U1的A0至A7管腳。

優選地，所述高速模擬邏輯器件U2的A0至A7端口分別連接電阻R1至R8端口。

優選地，所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2，包括：

所述U1的A端口連接場效應管TR1的源極，所述U2的A端口連接所述場效應管TR1的漏極；

所述U1的S0端口連接所述U2的S0端口，所述U1的S1端口連接所述U2的S1端口，所述U1的S2端口連接所述U2的S2端口。

優選地，所述場效應管TR1為N溝道場效應管。

優選地，所述高速模擬邏輯器件U2連接所述運算放大器U3，包括：

通過所述場效應管TR1加速后的傳感器信號通過漏極連接到所述運算放大器U3的同相輸入端進行電壓跟隨后。

優選地，所述通過所述場效應管TR1加速后的傳感器信號通過漏極連接到所述運算放大器U3的同相輸入端進行電壓跟隨后，包括：

所述場效應管TR1的漏極D連接所述運算放大器U3的同相輸入端。

優選地，所述運算放大器U3連接所述運算放大器U4，包括：

通過電平轉換網絡，電壓跟隨后轉換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進行AD采樣。

優選地，所述通過電平轉換網絡，電壓跟隨后轉換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進行AD采樣，包括：

所述運算放大器U3的負相輸入端連接電阻R9的一端，所述電阻R9的另一端連接電阻R10的一端和所述運算放大器U4的同相輸入端，所述電阻R10的另一端接地；

所述運算放大器U4的負相輸入端連接電容C1的一端和MCU的A/D輸入管腳；

所述電容C1的另一端接地。

本發明實施例提供一種擬信號的電路，用于傳感器復用選擇的高速模擬邏輯器件U1、用于上拉電阻的復用選擇的高速模擬邏輯器件U2和用于隔離的運算放大器U3和U4；所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；所述高速模擬邏輯器件U2連接所述運算放大器U3；所述運算放大器U3連接所述運算放大器U4。本發明設計的傳感器信號處理電路具有快速響應，穩定性和抗干擾性高的特點，而且通用性較好，可以進行模塊化。

附圖說明

圖1是本發明實施例提供的一種模擬信號的電路的結構示意圖。

具體實施方式

下面結合附圖和實施例對本發明實施例作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發明實施例，而非對本發明實施例的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發明實施例相關的部分而非全部結構。

參考圖1，圖1是本發明實施例提供的一種模擬信號的電路的結構示意圖。

一種模擬信號的電路，所述電路包括：

用于傳感器復用選擇的高速模擬邏輯器件U1、用于上拉電阻的復用選擇的高速模擬邏輯器件U2和用于隔離的運算放大器U3和U4；

所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；

所述高速模擬邏輯器件U2連接所述運算放大器U3；

所述運算放大器U3連接所述運算放大器U4。

優選地，所述高速模擬邏輯器件U1和U2的型號為CD74HC4051。

優選地，所述電路還包括外部傳感器sensor1至Sensor8；所述外部傳感器sensor1至Sensor8分別連接到所述高速模擬邏輯器件U1的A0至A7管腳。

具體的，采用U1和U2作為高速模擬邏輯器件MUX/DEMUX(如CD74HC4051)(速度)，其中U1用于傳感器的復用選擇，sensor1～Sensor8為外部接入的傳感器，通過外部連接器分別接入U1的A0～A7管腳，U2用于上拉電阻的復用選擇，R1～R8為上拉電阻，其中R1～R8與外部接入的傳感器Sensor1～Sensor8一一對應的，即對于不同位置上的傳感器，其對應的上拉電阻值是不一樣的，上拉電阻的配置要根據采樣電壓值的范圍來決定。3路選通信號由MCU提供，同時對U1和U2進行輸入端的選通。

優選地，所述高速模擬邏輯器件U2的A0至A7端口分別連接電阻R1至R8端口。

優選地，所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2，包括：

所述U1的A端口連接場效應管TR1的源極，所述U2的A端口連接所述場效應管TR1的漏極；

所述U1的S0端口連接所述U2的S0端口，所述U1的S1端口連接所述U2的S1端口，所述U1的S2端口連接所述U2的S2端口。

優選地，所述場效應管TR1為N溝道場效應管。

具體的，TR1為N溝道FET管(如2SK209)，(快速相應)其中S端連接U1的復用輸出管腳A，D端連接U2的復用輸出管腳A，選通信號選擇某一路傳感器和對應上拉電阻輸出后，FET管D端的電壓信號(即傳感器信號)通過TR1進行加速后，使得傳感器信號的變化能在us級內完成，能及時感應物體的通過。FET管選型除了要考慮Vgs截止電壓和傳感器之間的匹配外，還要考慮傳感器信號的上升沿，需要進行權衡考慮。

優選地，所述高速模擬邏輯器件U2連接所述運算放大器U3，包括：

通過所述場效應管TR1加速后的傳感器信號通過漏極連接到所述運算放大器U3的同相輸入端進行電壓跟隨后。

優選地，所述通過所述場效應管TR1加速后的傳感器信號通過漏極連接到所述運算放大器U3的同相輸入端進行電壓跟隨后，包括：

所述場效應管TR1的漏極D連接所述運算放大器U3的同相輸入端。

優選地，所述運算放大器U3連接所述運算放大器U4，包括：

通過電平轉換網絡，電壓跟隨后轉換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進行AD采樣。

優選地，所述通過電平轉換網絡，電壓跟隨后轉換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進行AD采樣，包括：

所述運算放大器U3的負相輸入端連接電阻R9的一端，所述電阻R9的另一端連接電阻R10的一端和所述運算放大器U4的同相輸入端，所述電阻R10的另一端接地；

所述運算放大器U4的負相輸入端連接電容C1的一端和MCU的A/D輸入管腳；

所述電容C1的另一端接地。

具體的，U3和U4均為運放放大器(如LMV934)(隔離)，將U3和U4連接成電壓跟隨器，主要用于前后級的隔離；通過TR1加速后的傳感器信號通過D端連接到U3同相輸入端進行電壓跟隨后，再通過電平轉換網絡，轉換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進行AD采樣。

C1電容用于信號退耦(抗干擾性)，靠近MCU的A/D輸入管腳，主要用于噪聲濾波。整個電路電源用同一電源VCC(如5V)，除電平轉換網絡外，電平轉換網絡上的運放芯片電源需要采用MCU的AD模擬電源電壓。

本發明實施例提供一種擬信號的電路，用于傳感器復用選擇的高速模擬邏輯器件U1、用于上拉電阻的復用選擇的高速模擬邏輯器件U2和用于隔離的運算放大器U3和U4；所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；所述高速模擬邏輯器件U2連接所述運算放大器U3；所述運算放大器U3連接所述運算放大器U4。本發明設計的傳感器信號處理電路具有快速響應，穩定性和抗干擾性高的特點，而且通用性較好，可以進行模塊化。

以上結合具體實施例描述了本發明實施例的技術原理。這些描述只是為了解釋本發明實施例的原理，而不能以任何方式解釋為對本發明實施例保護范圍的限制。基于此處的解釋，本領域的技術人員不需要付出創造性的勞動即可聯想到本發明實施例的其它具體實施方式，這些方式都將落入本發明實施例的保護范圍之內。