1.一種多級數模轉換器(DAC)，包括：
包括第一組電路元件的第一階段，
包括第二組電路元件的第二階段，和
包括第三組電路元件的第三階段，第三階段提供第一和第二單獨切換的阻抗路徑內的負荷；
其中，所述DAC在操作的第一模式、第二模式和第三模式的每個中可操作，其中，在所述第一模式中，第一階段可切換地連接到獨立于第三階段的第二階段；在所述第二模式中，所述負載耦合并提交給電路元件的第二階段的第一部分，并在所述第三模式中，所述負載耦合并提交給電路元件的第二階段的第二不同部分。
2.如權利要求1所述的DAC，其中，所述負載包括第一可變電阻器。
3.如權利要求1所述的DAC，其中，所述負載包括數字可變阻抗元件。
4.如權利要求1所述的DAC，其進一步包括多路復用器，經配置以選擇性地將負載耦合到電路部件的第二階段。
5.如權利要求4所述的DAC，其中，多路復用器限定從負載到電路元件的第二階段的第一和第二可切換路徑。
6.如權利要求4所述的DAC，其中，第三階段包括數字變阻器，多路復用器作為數字變阻器的組件。
7.如權利要求4所述的DAC，其中，第三階段包括一個第一多路復用器和第二多路復用器中，可操作的選擇第一復用器或第二復用器，提供第一和第二單獨切換的阻抗通路。
8.如權利要求1所述的DAC，進一步包括與負載串聯布置的一組開關，選擇地耦合所述負載到所述第二階段。
9.如權利要求1所述的DAC，其中，第三階段包括第一負載和第二負載，第一載荷和第二載荷的每個獨立于電路元件的第二階段的第二和第一負載的另一個。
10.如權利要求9所述的DAC，其中，所述第一負載和第二負載的每個包括可變電阻器。
11.如權利要求10所述的DAC，其中，所述第一和第二可變電阻器的每個的電阻具有重疊阻抗范圍。
12.如權利要求9所述的DAC，其中，所述第一負載和第二負載的至少一個包括數字可變阻抗元件。
13.如權利要求12所述的DAC，其中，所述第一負載和第二負載的每個包括數字可變阻抗元件。
14.如權利要求1所述的DAC，其中，負荷是通過包括多個電阻器的電阻網絡提供，其可個別地切換以限定DAC中的最高有效位MSB的和最低有效位LSB的躍遷。
15.如權利要求1所述的DAC，其中，所述第三階段被配置成提供從第一階段到DAC的輸出的高分辨率路徑和低分辨率路徑的每個。
16.如權利要求1所述的DAC，其中，第三階段包括可編程的電阻網絡，提供多個單個可切換的阻抗路徑。
17.如權利要求16所述的DAC，其中，所述可編程電阻網絡被配置成被數字控制。
18.如權利要求1所述的DAC，其中，所述DAC被配置為在飛躍青蛙配置中激活每個操作模式，使得用于在第一階段中的每個阻抗元件，切換機制能有效地激活所述第一、第二和第三模式。
19.如權利要求18所述的DAC，配置成使得在從第一階段的第一阻抗元件耦合到第二階段的過渡，順序地將第一階段的第二阻抗元件耦合到現有模式被保持的第二階段。
20.一種將數字輸入碼轉換為模擬等效的方法，該方法包括：
提供了一種多級數模轉換器DAC，包括：包括第一組電路元件的第一階段，包括第二組電路元件的第二階段，以及包括第三組電路元件的第三階段，第三階段提供第一和第二單獨切換的阻抗路徑內的負荷；
在操作的第一模式、第二模式和第三模式的每個中可操作DAC，其中，在第一模式中，第一階段可切換地連接到獨立于第三階段的第二階段；在第二模式中，所述負載耦合并提交給電路元件的第二階段的第一部分，并在第三模式中，所述負載耦合并提交給電路元件的第二階段的第二不同部分。
21.如權利要求20所述的方法，還包括：分析所述數字輸入碼，并且響應于數字輸入碼的分析，選擇第一模式、第二模式和第三模式中的一個。
22.如權利要求21所述的方法，其中，分析所述數字輸入碼包括：確定從第一模式、第二模式和第三模式的每個到第一模式、第二模式和第三模式的另一個的過渡。
23.如權利要求22所述的方法，其中，第一階段包括在串排列中設置的多個阻抗元件，和所述確定轉變包括實現跨越式開關制度。
24.權利要求22所述的方法，其中，確定從每個所述第一模式、二模式和第三模式到第一模式、第二模式和第三模式的另一個的過渡是從數字編碼DAC傳遞函數確定。
25.如權利要求20所述的方法，包括：提供一組開關和使用該組開關以進行第三階段中的負載的切換，并同時還以進行第二階段內的各個阻抗元件的開關的方法。
26.一種數模轉換器電路，包括：
包括第一組電路裝置的第一階段，包括第二組電路裝置的第二階段和包括第三組電路裝置的第三階段在第三階段提供第一和第二單個切換阻抗裝置內的負載；
裝置，用于在第一模式，第二模式和第三操作模式的每個操作DAC裝置，其中，在第一模式中，第一階段是通過可切換耦合裝置耦合到獨立于第三階段的第二階段；在第二模式中，所述負載通過耦合裝置耦合并提交給電路裝置的第二階段的第一部分，并在第三模式下，所述負載耦合并提交給電路的第二階段的第二不同部分。