時域切換模擬數字轉換器設備與方法與流程

優先權及相關申請書

母案申請主張對相同標題的2011年8月19日提交的美國臨時專利申請第61/525,596號的優先權，其全部內容將結合于此并作為參考。

母案申請還引用標題為“用于振蕩擾動時域測量的設備及方法”的2011年6月24日所提出的美國專利申請第13/168,603號，其全部內容將結合于此并作為參考。

技術領域

本發明一般涉及信號轉換用振蕩方法與設備，具體地說涉及一種時域切換模擬數字轉換器的示例性實施方式、及其實現方式和使用方法。

背景技術：

模擬數字轉換器(ADC)，是一種將模擬形式的連續信號轉換為數字形式的離散信號的一類設備，通常用于信號測量及其它應用。一般來說，ADC是一種將輸入模擬信號(例如，電壓或電流)轉換成與輸入信號量成比例的數字值的電子裝置。

模擬數字轉換器的性能一般是使用取樣率(通常基于奈奎斯定理，選擇所要檢出最大頻率的兩倍)解析度(位元)：用來表示模擬輸入信號值的在數字化位元流中的位元數；以及最低有效位元(LSB)：數字化位元流中的最低權重位元來描述。對應于ADC LSB的模擬信號值(例如，電壓或電流)也稱為信號解析度、或ADC電解析度。LSB表示改變ADC的輸出碼級所需的輸入電壓的最小變化。關于最先進的ADC技術，現代ADC的解析度的范圍一般大致介于8位元至24位元之間。

現有ADC技術概括在表1中，且包括：delta-sigma轉換器；delta調變轉換器；逐步逼近(SAR)轉換器、直接轉換或快閃式ADC、威爾金森(Wilkinson)ADC、積分式ADC(如雙斜率、四斜率)；以及管線式ADC。表1呈現了關于一些典型ADC技術的精選的性能概括和價值指標。

表1

各種誤差來源因取決于轉換器所使用技術的主要誤差來源，從而影響了現有商業上可用ADC的性能。一般來說，所有類型的ADC會有非線性的量化誤差以及時脈抖動，這些都會影響用于一種特定應用的ADC技術的選擇。這些噪音源一般會降低如下定義的有效位元數(ENOB)(用于原尺寸的正弦輸入波形)：

ENOB＝(SINAD-1.76)/6.02(數學式1)

此處的信號對噪音及失真比(SINAD)(一般以dB表示)是正弦波ADC輸入的均方根(RMS)值和轉換器噪音加失真(無正弦波)的RMS值之比。除了基本和DC偏移外，RMS噪音加失真包括所有接近奈奎斯頻率的光譜成分。

因此，24位元ADC可例如只具有包括在每個樣本之前21或22位元(即，ENOB＝21)中才有有意義的數據。

大部分現有的ADC實現方法具有多個缺點，如固定動態范圍和解析度。尤其是，現有的技術并不能很好地適用于測量具有寬動態范圍和非一致的信號振幅分布(即，當高振幅或低振幅信號不如平均信號般常見時)的信號。當測量這類信號時，使用者通常必須對高振幅信號部分(限幅)或低振幅信號部分(解析度)妥協，或以信號振幅范圍的多個ADC取樣分開部分來執行專門的多通道解決方式。這樣的實現方法會增加成本和復雜性，因而限制了其較廣的可利用性。此外，現有商業上可用的低成本ADC的準確性一般都不會太高，而較高準確性的ADC通常都相當貴，因而限制了其廣泛的可應用性。

因此，明顯需要一種提高了高準確性且高解析度的模擬數字轉換器設備，其相較于現有的解決方案，具有增加的動態范圍，同時降低成本和復雜性，且能使用在各式各樣的感測和測量應用當中。

技術實現要素：

本發明尤其公開了一種基于通過循環載波波形的時域加閘的模擬數字轉換器的設備與方法。

在本發明的第一實施方式中，公開一種模擬數字轉換器設備。在一種實施例中的模擬數字轉換器設備包括：(i)第一接口，用于接收輸入信號和載波信號、及(ii)處理邏輯部。所述處理邏輯部配置有：(i)識別一個或多個參考準位、(ii)基于輸入信號和載波信號生成調變信號、(iii)通過調變信號檢測1個以上參考準位的交叉、(iv)基于檢測到的交叉，求出多個時序周期、及(v)至少部分基于時序周期，生成輸入信號的1個以上推定值。

在本發明的第二實施方式中，公開了一種將一模擬波形轉換成一數字信號的方法。在一種實施例中，所述方法包括：(i)接收模擬波形、(ii)混合模擬波形與一循環信號，以生成混合波形、(iii)基于循環信號定義周期、(iv)基于混合波形交叉至少一個預定振幅準位，來求出1個以上時序值、及(v)至少部分基于1個以上時序值與所定義的周期的比較來推定模擬波形的振幅。

在本發明的第三實施方式中，公開了一種非暫時性計算機可讀設備，其中配置有儲存1個以上程序。在一種實施例中，該1個以上程序包括多個指令，當指令被執行時配置有：(i)接收從輸入信號和載波得到的調變波形，載波具有已知頻率、(ii)求出多個事件的相對時序，多個事件包括調變波形與參考準位的交叉、(iii)比較相對時序與從已知頻率得到的周期、及(iv)至少基于比較，計算輸入信號的推定值。

在本發明的第四實施方式中，公開一種時域切換的模擬數字轉換器設備。在一種實施例中，模擬數字轉換器設備包括：(i)第一端口，配置以接收具有載波周期特征的周期載波信號、(ii)輸入端口，配置以接收輸入模擬信號、及(iii)邏輯方塊。邏輯方塊配置有：(i)基于載波信號和輸入信號所生成的調變信號、(ii)比較調變信號與第一參考信號、(iii)至少部分基于比較，生成第一多個觸發事件，第一多個觸發事件關聯于第一參考信號、(iv)至少部分基于第一多個觸發事件和參考時脈，求出第一時間間隔、及(v)至少部分基于第一時間間隔和載波周期，生成輸入信號的數字表示。

在本發明的第五實施方式中，公開一種在模擬/數字轉換過程中生成的失真補償的方法。在一種實施例中，在一持續期間對時間變化輸入波形取樣，并將其保持在一固定值。對由時間變化所引起的諧波進行補償。

在另一種實施例中，輸入信號與載波混合以生成調變輸入信號。調變輸入信號觸發多個取樣事件。取樣事件被用以生成一種適當的曲線，表示調變輸入信號。通過這種方式來量化失真項，然后失真項被移除。

在又一種實施例中，利用不同的技術移除來自噪音的影響。

在本發明的第六實施方式中，公開了一種基于波形整流的模擬數字轉換器。在一種實施例中，轉換器包括處理邏輯部，配置有將信號的負部分反映到正軸上。該反映增加與某些波形交叉的參考準位數量。

本發明的其它特征、其本質及各種優點將從附圖和接下來的詳細說明中說明。

附圖說明

本發明的特征、目的及效果，將通過附圖及以下記載的詳細說明一起進行說明，這樣便于理解。

圖1：與本發明一致的TDS ADC示例性性實施例的功能的示意圖。

圖1A：使用本發明單一參考準位時域切換(TDS)模擬數字轉換器(ADC)來測量輸入調變信號的方法的一種實施例的視圖。

圖1B：顯示根據本發明的一種實施例的單一參考準位時域切換ADC配置的示意圖。

圖1C：顯示使用本發明的兩參考準位TDS ADC來測量輸入調變信號的方法的一種實施例的視圖。

圖1D：圖示為根據本發明的兩參考準位TDS ADC的實施例中連續參考準位交叉之間的時間間隔變化，對比圖1所示的數據更大的輸入信號作為函數。

圖1E：顯示本發明的兩參考準位TDS ADC的第二實施例的示意圖。

圖1F：詳細描述圖1E的TDS ADC的電路圖。

圖1G：描述根據現有技術的時間/數字轉換器的示意圖，用于與圖1E和1F的示例性ADC實施方式一起使用。

圖1H：為詳述圖1E的單一通道兩參考準位TDS ADC實施例的實現方法的示意圖。

圖1I：為顯示圖1E所示實施例的時域切換ADC設備的示例性操作順序的時序圖。

圖1J：為顯示根據本發明的一種實施例的對載波信號波形軌道的調變影響的一種實施例的視圖。

圖1K：為顯示根據本發明使用三參考準位TDS ADC來測量輸入調變信號的方法的一種實施例的視圖。

圖1L：為顯示根據本發明的使用兩參考準位TDS ADC來測量輸入調變信號的方法的各種實施例的視圖。

圖1M：描述根據本發明的一種實施例的包含獨立載波測量的兩通道兩參考準位時域切換ADC的配置的示意圖。

圖1N：描述根據本發明的一種實施例的三參考準位時域切換ADC的配置的示意圖。

圖1O：描述本發明的三參考準位時域切換ADC的另一種實施例的示意圖。

圖1P：描述本發明的反向載波三參考準位時域切換ADC的一種實施例的示意圖。

圖1Q：描述本發明的三參考準位時域切換ADC之另一種實施例的示意圖。

圖1R：描述根據本發明的與圖1Q和1R的ADC實施例一致的調變信號波形測量的一種實施例的視圖。

圖2：顯示根據本發明的使用單一參考準位波形整流TDSADC來測量輸入調變信號的方法的一種實施例的視圖。

圖2A：顯示圖2所示的方法的實施例的細部區域。

圖3：顯示根據本發明的時間變化調變信號波形測量之一種實施例的視圖。

圖3A：顯示與本發明一致的對TDS ADC運用一取樣保持技術的廣義方法的一種實施例的邏輯流程圖。

圖3B：顯示根據本發明的不利用取樣和保持的示例性TDSADC測量方法的模擬結果的視圖。

圖3C：顯示根據本發明的利用取樣和保持的示例性TDSADC測量方法的模擬結果的視圖。

圖3D：描述與本發明的一種實施例一致的取樣和保持波形整流TDS ADC的配置的示意圖。

圖3E：顯示與本發明一致的示例性取樣和保持電路的功能示意圖。

圖3F：根據本發明的圖3D的TDS ADC實施例的電路圖。

圖3G：顯示根據本發明的利用取樣和保持的時間變化輸入信號的TDS ADC測量方法的模擬結果的視圖。

圖4：顯示根據本發明的對TDS ADC測量運用多項式校正的廣義方法的一種實施例的邏輯流程圖。

圖4A：顯示根據本發明的以信號載波輸入來說明利用多項式校正的示例性TDS ADC測量方法的效果的模擬結果的視圖。

圖4B和圖4C：顯示根據本發明的以多個載波輸入來說明利用多項式校正的示例性TDS ADC測量方法的效果的模擬結果的視圖。

圖5：顯示根據本發明的利用載波波形過濾的示例性TDSADC測量方法的模擬結果的視圖。

圖6：顯示根據本發明的利用差動信號噪音補償的示例性TDS ADC測量方法的模擬結果的視圖。

圖6A：描述根據本發明的一種實施例的包含獨立載波測量的兩通道單一參考準位時域切換ADC之配置的示意圖。

圖6B：描述根據本發明的一種實施例的單一通道兩參考準位時域切換ADC之配置的示意圖。

圖6C：描述根據本發明的一種實施例之包含獨立載波測量的三參考準位時域切換ADC之配置的示意圖。

圖7：顯示與本發明一致的在TDS ADC中利用差動調變信號測量的廣義方法的一種實施例的邏輯流程圖。

圖7A：顯示根據本發明的利用差動ADC偏移補償的示例性TDS ADC測量方法的模擬結果的視圖。

圖7B：顯示根據本發明的一種實施例的差動測量TDS ADC的功能示意圖。

圖7C：顯示與本發明一致的用于差動信號測量之各種示例性信號和載波組合的功能示意圖。

圖7D：詳述各種失真成分對本發明的各種示例性實施例的影響的視圖。

圖8：顯示與本發明一致的對基于生成時序間隔之多個不相關測量的各種示例性TDS ADC平均演算技術之噪音準位之影響的視圖。

圖8A：顯示與本發明一致的基于加倍TDS ADC的取樣周期之示例性平均方法的視圖。

圖8B：顯示與本發明一致的用于改變TDS ADC的取樣周期之示例性方法的視圖。

圖9：顯示根據本發明的用于在TDS ADC中實現方法曲線配適的方法的示例性實施例的視圖。

圖9A：描述根據本發明的利用曲線配適的示例性TDS ADC的模擬輸出的視圖。

圖10：顯示在TDS ADC中利用輸入信號作為非固定參考的示例性過程的功能示意圖。

圖11：顯示利用輸入調變信號的變化DC準位的時間間隔測量方法的一種實施例的視圖，用于與根據本發明的兩參考準位時域切換ADC一起使用。

圖12：顯示根據本發明的一種實施例的調變信號測量對載波振幅的不變性的視圖。

圖12A：顯示根據本發明的一種實施例的調變信號測量對載波頻率的不變性的視圖。

圖13：顯示用于與本發明的TDS ADC設備和測量方法一起使用的載波信號波形的各種實施例的視圖。

圖14-14H：描述根據本發明的一種實施例之雙電壓TDS ADC測量相對誤差作為調變振幅和電壓分離的不同值的輸入電壓量的函數的模擬的連串視圖。

圖14I：描述一種示例性TDS ADC系統的輸出噪音對抖動性能的視圖。

此處所公開的所有附圖完全享有路梅戴尼科技公司于2011-2012的著作權。

符號說明

101 前端處理

103 時序辨別

109 控制邏輯

111 時間/數字轉換

113 演算元件

115 信號

110 觸發事件

112 觸發事件

T₁ 時間間隔

T 時間間隔

V₁ 電壓

V₂ 電壓

121 設備

123 ADC方塊

210 觸發事件

212 觸發事件

T_r1 時間間隔

T_r2 時間間隔

131 曲線

133 曲線

139 偏移量

141 箭頭

143 箭頭

T₃ 時間間隔

T₄ 時間間隔

230 觸發事件

232 觸發事件

234 觸發事件

P 周期

T₅-T₁₀ 周期

161 ADC設備

163 結合方塊

171 設備

173 ADC方塊

175 ADC方塊

181 ADC設備

191 ADC設備

193 上板

195 下板

222 信號參考準位

224 整流信號波

226 整流信號波

T₁₁ 時序參數

T₁₂ 時序參數

t₁ 時序參數

t₂ 時序參數

t₃ 時序參數

t₄ 時序參數

t₅ 時序參數

t₆ 時序參數

P 周期

234 取樣和保持命令

332 輸入信號

334 諧波

350 系統

352 模擬信號

354 取樣和保持裝置

356 整流器/比較器方塊

358 時間/數字轉換裝置

360 TDSADC演算法元件

370 S/H電路

372 開關

374 開關

376 差動放大器

378 保持電容器

380 輸入信號

382 測量放大器

386 S/H控制裝置

412 載波信號輸入

414 諧波

602 ADC方塊

604 ADC方塊

610 ADC設備

680 ADC設備

682 ADC方塊

684 ADC方塊

722 信號輸入

724 偶數諧波

726 奇數諧波

782 路徑

784 路徑

786 電壓加法器

788 電壓減法器

790 TDS ADC

902 觸發點

904 全部調變信號

906 載波

908 外部信號輸入

1050 固定參考準位電路

1302 鋸齒波形

1304 三角形波形

1306 波形

1308 波形

1402-1420 箭頭

具體實施方式

現參考說明書附圖，其中從頭到尾的相同數字是指相同部分。

如本文所使用的“載波”和“載波頻率”等用語是指但并不局限于，對例如在輸入信號測量期間與輸入信號結合有用的內部或外部生成周期信號。

如本文所使用的“計算機”、“計算裝置”、和“計算機裝置”等用語包括但不限于，大型計算機、工作站、伺服器、個人計算機(PC)和微型計算機(不管是桌上型計算機、膝上型計算機或其它)、個人數字助理(PDA)、手持式計算機、嵌入式計算機、可編程邏輯裝置、數字信號處理系統、個人通訊機、平板計算機、可攜式助航設備、J2ME裝備裝置、移動電話、智能型手機、個人整合通訊或娛樂裝置、或任何能夠執行指令集且處理進來之數據信號的其它裝置。

如本文所使用的“計算機程序”或“軟件”等用語表示包括執行功能的任何連續的或人類或機器可認知的步驟。這類程序可虛擬地在包括例如C/C++、C#、Fortran、COBOL、MATLAB TM、PASCAL、Python、Verilog、VHDL、組合語言、標記語言(例如，HTML、SGML、XML、VoXML)等的任何程序語言或環境中、以及如對象請求代理體系結構(CORBA)、Java TM(包括J2ME、Java Beans等等)、二進位執行環境(例如BREW)等的對象導向環境中呈現。

如本文所使用的“存儲器”等用語包括適用于儲存數字數據的任何類型的集成電路或其它儲存裝置，包括(但不限于)ROM、PROM、EEPROM、DRAM、SDRAM、DDR/2SDRAM、EDO/FPMS、RLDRAM、SRAM、“閃存”存儲器(例如NAND/NOR)、憶阻器存儲器、及PSRAM。

如本文所使用的“微處理器”和“數字處理器”等用語一般表示包括所有類型的數字處理裝置，包括(但不限于)數字信號處理器(DSP)、精簡指令集計算機(RISC)、通用(CISC)處理器、微處理器、門陣列(例如FPGA)、PLD、可重曲線計算結構(RCF)、陣列處理器、安全微處理器、及專用集成電路(ASIC)。這類數字處理器可內含在單一IC晶片上、或分散遍及多個元件。

如本文所使用的“頂部”、“底部”、“側邊”、“向上”、“向下”、“左”、“右”等等用語只意味著一元件對另一元件的相對位置或幾何位置，決不意味著絕對的參照標準或任何必須的定向。例如，一元件的“頂部”實際上當此元件被固定到另一裝置上時可能位于“底部”的下面(例如，固定到PCB的底面)。

如本文所使用的“參考信號”等用語是指(但不限于)用以例如在輸入信號測量期間生成觸發事件的內部或外部生成信號。

概要

在一種顯著的實施方式中，本發明提出一種健全、低成本且高解析度的具有可調整測量動態范圍(如可能使用在感測或測量應用中)的模擬數字轉換器設備、以及實現方法和使用它的方法。

在一種實現方法中，設備使用一種已知周期的周期載波信號來調變一種模擬輸入，并比較經調變的信號與已知參考信號準位。在一種變形例中，單一參考準位會與已知載波頻率和振幅一起使用。在其它變形例中，使用多個參考準位以能夠測量載波振幅和頻率都不變的輸入信號。當調變波形與每個參考信號準位交叉時，ADC設備生成對應的觸發事件。通過合并對應至與連續觸發事件位置交叉的調變波形的時間間隔，來推定調變波形的周期和振幅，由此得到模擬輸入信號的數字表示。

在另一種實現方法中，使用額外的參考信號準位來增進轉換器設備的頻率響應及準確性。

所述示例兩參考準位時域切換模擬數字轉換器設備的準確性有利于不會依載波信號振幅或頻率而定，因此能即時感測動態范圍調整。這樣的配置更確保裝置的準確性只會根據觸發事件的一致性、參考信號準位差的準確性、及前后觸發事件的時間測量的準確性而定。此外，本發明的各種實現方法利用噪音及/或失真補償技術，以減輕來自導致準確性降低的各種影響。

示例的裝置還有利于測量在寬的動態范圍上的參數變化。在一種變形例中，上述寬的動態范圍能力是通過載波信號振幅的變化來實現。再者，通過調整載波周期來控制輸入信號轉換率，這樣易于即時調整ADC頻寬和準確性/解析度。

通過該方式，根據本發明的單一ADC被用來測量寬范圍的信號值(振幅和頻率兩者)，因此避免了使用被調諧至如現有技術中的特定(較窄)范圍的多個ADC。

示例性實施例的詳細說明

接著對本發明的設備和方法的各種實施例及變形例進行詳細說明。

信號轉換

時域切換(TDS)ADC概念是基于與預定信號準位交叉的調變信號波形相對應的測量時間間隔，以重建輸入信號。在一種實施例中，調變信號包含：(i)時間變化電壓或電流輸入信號(這是未知的且是測量的目標)；及(ii)載波信號(電壓或電流)信號。關于DC輸入信號，調變信號V可表示為：

V(t)＝V_c(t)+V_input＝A_ccos(ω_ct)+V_input (數學式2)

此處：

V(t)調變信號；

V_c(t)載波信號；

V_input待測量的未知輸入信號；

A_c載波信號振幅；及

ω_c載波信號徑向頻率ω_c＝2πf_c。

為了實現TDS ADC，輸入信號V_input(此處符號中的input的意思為輸入，說明書及附圖中的input的意思均相同，為使符號完整，請允許省略該詞的翻譯)會加到載波信號V_c，通過調變載波信號的偏移量。載波信號能從外部來源來供應或通過ADC設備(例如，FPGA/MCU、共振巡回電路、電壓控制振蕩器等)的邏輯電路于內部生成。

現在參考圖1，示意圖顯示了時域切換(TDS)模擬數字轉換器(ADC)的廣義架構包括前端處理101、時序辨別103、控制邏輯109、時間/數字轉換111、及定義與其關聯技術的演算法元件113。系統可接受多個模擬輸入，包括：待數字化的信號115(信號₁...信號_N，也稱為調變信號)、可能是固定或時間變化的參考信號(Ref₁...Ref_M)、及在本質上通常振蕩的載波信號(載波₁...載波_P)。例如，一組典型的輸入信號包括：一個輸入調變信號、兩個或多個固定參考準位、及一個正弦載波信號。上述元件可實現成硬件電路及/或在集成電路上執行的軟件元件。

前端模擬信號處理101的設置用于接受并使輸入信號115符合其參數/特性(例如，頻寬、濾波準位、衰退等)，以確保適當操作TDS ADC的后續功能。前端操作可包括：放大、濾波、差動信號轉換、信號總平均、線性/非線性組合、及信號轉換。示例性的前端處理實施例包括輸入調變信號低通濾波(抗鋸齒)、取樣保持功能、信號總合部、及對載波信號進行帶通濾波。

時序辨別器元件103接收來自于前端處理輸出的任意數量之模擬和數字信號。根據這些輸出，時序辨別器元件生成一組具有反映出輸入調變信號與參考信號之交叉之轉變的數字脈沖。通過舉例，功能實現方法包括，但不限于，信號比較器、及/或限制輸出高增益放大。

時序辨別可例如通過用于時域振蕩測量的健全和穩定設備來進行，例如在2011年6月24日申請且標題為“測量振蕩擾動時域的裝置和方法”的第13/168,603號在審美國專利申請書中所述的設備，將完全引證于此。如本文所述，在一種示例性實施例中，振蕩裝置包括耦接到開關設備(具有至少1個第一元件和至少1個第二元件，其形成一個(或多個)關閉的開關狀態)的控制振蕩器、驅動電路、及感測電路。驅動電路提供一驅動信號，其配置用來引起依次替代有關一個閘控(或多個)第二元件中的一個(或多個)第一元件的振蕩動作。在一種方法中，驅動信號包括打開或關閉(例如周期性地)的時間閘控(或“砰”)信號。在另一種方法中，振蕩器是以連續方式來驅動，如通過時間變化波函數。當開關的第一元件與第二元件排成一行時，感測電路便生成觸發信號，指示關閉的開關狀態。在示例性實現方法中，使用兩個電子穿隧電極(一個固定的和一個可移動的)作為開關，且當把電極排列在關閉的開關位置中時，信號包括由接近電極端所導致的穿隧放電脈沖。通過測量連續觸發事件(指示振蕩器通過一參考位置)之間的時間間隔來求出振蕩周期，從而能夠導出對設備作用的外力。

控制邏輯109提供數字脈沖信號的信號仲裁和數字處理。例如，功能方塊可將輸入信號轉成1個以上需要的數字邏輯類型(LVDS、PECL等)、或對任何信號組合運用組合邏輯(AND、OR、XOR、NOT等)。

時間/數字轉換(TDC)元件111將多個輸入數字脈沖轉成以數字值(整數、浮點數等)表示的相關時序事件。通過舉例，此元件可包括專用集成電路及/或場域可編程門陣列(ASIC/FPGA)基礎裝置和基于游標尺內插技術(例如，ACAM Messelectronic gmbh,Friedrich-List-Strasse 4,76297Stutensee-Blankenloch，德國；裝置部件號碼：GP21)的商業解決方案。

TDS ADC包括演算法處理邏輯部113，其處理TDC數字時序值和從其它系統元件確定的其它信息，并即時生成表示在特定點的輸入調變數據的數字值。使用者的應用可指定所使用的特定演算法。例如，TDS演算法可包括特定數學式(例如表2的數學式)的應用，其結合各種時序間隔的比例以用規律的取樣間隔生成輸入調變來源的表示。作為附加的實例，TDS演算法還可采用曲線擬合常式的形式，其中可使用時序和參考交叉信息來重建輸入調變來源的模型或演示。

現在參考圖1A，詳細說明時域切換模擬/數字轉換方法。為了重建輸入信號對載波的影響，從而為了測量輸入信號，將調變信號(即，載波加上輸入)與已知參考準位比較。在一種實施例中，參考準位包含預先選擇的電壓V₁(以實線104表示)，其在調變信號的總電壓范圍之內。每當調變信號波形與參考電壓準位的任一項交叉時，便發生一觸發事件。在一種變形例中，每個觸發事件導致待生成的脈沖以及待打開或關閉的一計數器。這是通過任何能夠生成數字脈沖或從二進位0切換至1(反之亦然)的機制來達到。計數器能接著通過所生成的脈沖或通過從數字0至1(反之亦然)的轉變的前緣來觸發打開/關閉。圖1A所述之TDS測量方法需要知道載波振幅和頻率(周期)，以解析輸入信號，如從數學式2所示。

圖1B的示例性實施例包含結合電路，其結合了輸入信號和載波信號并使用單一參考準位。加成的調變信號會送至例如比較器或視窗檢測器(如以下關于圖1E所示及所述)。每個比較器比較收到的調變信號V(t)和各自參考信號(例如圖1B中的V₁)。參考信號V₁是配置在選自適當適當值的穩定準位，且具有在加成調變信號的電壓范圍內的準位值。控制邏輯方塊接收比較器輸出并生成各自觸發事件(如之前關于圖1A所述的觸發事件110)。對觸發事件作反應，控制邏輯開始/停止計數器方塊，其配置是了使用輸入時脈來推定時間間隔T₁的期間。計數器方塊的輸出會送到時間/數字轉換器，其提供連續觸發脈沖之間的時間間隔的數字表示。根據數學式2，需要載波振幅和頻率以根據用于圖1B所示單一參考準位TDS ADC實現方法的時間間隔T₁測量來重建輸入信號。載波振幅和頻率可通過各種方式來求出，例如，使用校準數據或專用測量通道。

圖1C-1D顯示了使用兩個已知參考信號準位的時域切換模擬/數字轉換。在一種實施例中，參考準位包含預先選擇的電壓V₁和V₂(以圖1C中的實線104、106表示)，其在調變信號的總電壓范圍之內。每當調變信號波形與參考電壓準位的任一項交叉時，便發生觸發事件。在一種變形例中，每個觸發事件導致待生成的脈沖以及待打開或關閉的計數器。這是通過任何能夠生成數字脈沖或從二進位0切換至1(反之亦然)的機制來達到。計數器能接著通過所生成的脈沖或通過從數字0至1(反之亦然)之轉變的前緣來觸發打開/關閉。

圖1C和1D顯示分別對兩個不同的輸入信號V_input1和V_input2值改變對應至與參考準位交叉的調變波形的測量周期。第一輸入(如圖1C所示)生成分別對應與準位V₁和V₂交叉并生成觸發事件210、212的時間間隔T_r1和T_r2。第二輸入(如圖1D所示)往正振幅方向偏移調變波形，因此生成分別對應至觸發事件220、222的時間間隔T₁>T_r1和T₂>T_r2。相反地，向下(往負振幅方向，未顯示)偏移調變波形的輸入信號會生成較小的時間間隔(未顯示)。對應至與參考準位交叉的調變波形的時間周期會被合并以得到調變波形振幅(及輸入信號)，如下面詳述。

圖1E顯示的是受讓人所實現方法且用于之前所述時域切換模擬/數字轉換方法的實驗性示例的示例性TDS ADC電路的一種實施例的功能示意圖。設備127包含以模擬調變信號V(t)的任意波形生成器(例如Agilent 33522A)。調變信號會從波形生成器送至視窗檢測器，其使用示例性雙比較器LM319來實現，并配置以檢測參考準位交叉且生成觸發事件(例如，脈沖)。視窗檢測器的輸出會送至進行時間間隔T₁、T₂、T₃、T₄測量的時間/數字轉換器(TDC)ACAMGP21。

TDC的輸出在串列數據鏈上轉交至計算方塊(微晶片微控制器(MCU)PIC24F)，其還接收高通濾波調變信號作為同步指示器。MCU使用例如以下數學式5-18的任一項來執行輸入信號的推定。

圖1F顯示對應至圖1E所示實施例的TDS ADC的電路圖。

圖1G顯示使用作為圖1E部分的示例性ADC實施例的一個商業上可利用的時間/數字轉換器TDC GP-21的示意圖。

圖1H顯示取樣設備的示例性實現方式，用于與圖1E所示實施例的ADC設備一起使用。時域切換ADC取樣設備包含可編程邏輯方塊(以圖1E中充滿點狀圖案的多邊形所繪)，如場域可編程門陣列FPGA、可編程邏輯裝置(PLD)、微控制器、或配置以執行機器可讀碼的任何其它計算機設備。在一種變形例中，控制邏輯是在支援嵌入式微處理器或數字處理器的FPGA內實現。

現在參考圖1I，顯示關于圖1H的時域切換模擬數字轉換器配置的示例性操作順序的時序圖。

圖1J顯示通過不同輸入信號調變的載波波形，其中相比較于對應至曲線133的輸入信號V_in0，曲線131對應至輸入信號V_in1的較大正值。在V_in0＝0的曲線中，偏移量(139)符合V_in1。圖1J中的數據顯示由于輸入信號的改變(DC偏移)而導致連續觸發事件(對每個參考準位)之間的時間間隔的改變，如圖1J中的水平箭頭141、143所指。

在另一種實施例中，使用三個參考信號準位(V₁、V₂、和V₃)來測量調變信號振幅，如圖1K所示。在一種變形例中，三個參考準位的調變波形交叉生成四個時間間隔T₁、T₂、T₃、和T₄，對應于觸發事件230、232、及234。亦即，時間間隔T₁、T₂、T₃、和T₄是基于無關于其它參考準位之每個參考準位的交叉來構成。在另一種變形例中(未顯示)，時間間隔是基于連續觸發事件的組合來構成，例如，通過與圖1K中的參考準位V₁、V₂、V₃交叉的調變波形132來生成。即，觸發事件122可與觸發事件120結合，以測量調變波形等。雖然參考準位V₁和V₃顯示為對稱于準位V₂，但若參考準位V₁、V₂、V₃在調變信號的預期最大振幅范圍內，則可使用其它參考信號準位配置。即，針對圖1K的實施例，V₁小于(低于)A_max，且V₃大于(高于)A_min。

在可應用于單極信號測量的另一種實現方法中，所有參考準位必須是正的(或負的)且與載波信號的極性相同。在一種變形例中，若是調變信號偏移不足以防止在任何電壓參考下切換，則具有足夠振幅的正載波電壓就可使用與負輸入信號結合。

在圖1C、1D、和1K所示的轉換方法的實施例中，載波信號A_c的振幅不必是已知的。時間間隔T₁、T₂、T₃、和T₄提供調變信號振幅的兩個獨立推定值：一個接近波形最大值A₊，而另一個接近波形最小值A_-。

振蕩最大值周圍的載波振幅是通過結合上揚參考準位V₁交叉周期T₁和參考準位V₂交叉周期T₂來求得，如下：

其中

d₀參考觸發點與正觸發點之間的距離(觸發間隔)；

P振蕩的周期，定義為P＝T₁+T₃；

A₊振蕩最大值周圍的載波振幅；

T₁上揚參考準位V₁交叉周期；及

T₂參考準位V₂交叉周期。

同樣地，振蕩最小值周圍的載波振幅是通過結合下降參考準位V₁周期T₃和參考準位V₃交叉周期T₄來求得，如下：

此處：

P振蕩的周期，定義為P＝T₁+T₃；

A_-振蕩最小值周圍的載波振幅推定值；

T₃下降參考準位V1交叉周期；及

T₄參考準位V₃交叉周期。

結合數學式2至4，得到兩個獨立輸入信號推定值，如下：

數學式5和6提供根據本發明的一種實施例的時域切換模擬/數字轉換的基礎。輸入信號測量需要時間間隔T₁、T₂、T₃、和T₄的準確推定值，如之前圖1C及數學式5和6所示。從數學式5和6可知，TDS ADC測量的準確性是取決于參考信號準位之間差的準確性，而不是取決于每個個別參考準位的絕對準確性。TDS ADC的該特征有利于提高轉換器長期準確性和穩定性，因為消除了由于衰老、溫度、或其它影響導致的潛在個別參考信號漂移。

在一種變形例中，載波頻率的周期是通過測量2個連續觸發點以及兩個電壓準位V₁和V₂(或V₂和V₃)之間的電壓差來得到。關于接近DC輸入信號(如之前數學式2所述)，可使用任兩個連續時間間隔(對應至相同參考準位)以測量載波信號的周期。關于時間變化輸入信號(有關下方數學式20和21所述)，是使用零交叉方法以求出載波周期。這是必須的，因為對應于參考準位(除了0)的時間間隔將由于輸入信號的時間變化而會”偏移”。

在另一種變形例中，載波周期是通過平均超過時間周期(即比載波周期長10至100倍)的任意兩個連續參考準位交叉(其相當于相同參考準位)調變信號來測得。上述方法對DC和時間變化輸入信號提供載波周期的準確推定值。

現在參考圖1L，其顯示了用于正弦波的取樣參數。使用這些參數來構建與載波結合的信號輸入的振幅的推定值。接著使用這些推定值來得到信號輸入振幅而不使用數學式2中的公式。在本發明的各種實施例中，使用輸入電壓(V_input)信號推定值的替代和獨立的數學式。這類數學式包括但不限于，如下表2中的數學式：

表2

此處：

V_input輸入電壓

P載波的振蕩周期(圖1L的151，等于T₅+T₈)

V₄較上或較下參考電壓準位的量(圖1L的152)

T₅-T₁₀準位交叉之間的周期(圖1L的153-158)

表2的數學式可與數學式5和6一起使用，或僅使用其它以生成輸入信號電壓的單獨推定值。

可編程邏輯方塊包含比較器狀態暫存器，其耦接對應于V₁和V₂參考信號的兩個比較器的輸出通道。比較器的邏輯狀態會送至計數器有限狀態機(FSM)、圖1D的控制分別對應于周期T₁至T₄的四個周期計數器的操作的后半部。計數器輸出耦接至四個暫存器，其配置是用于分別儲存周期期間計數T₁至T₄。在操作期間，調變波形由于輸入信號V_input的影響而改變，因此生成對應于參考信號準位的觸發事件(如圖1C和1D所示)。感測方塊是配置用來測量連續觸發事件(例如，圖1A中的觸發事件(210和212))之間的時間間隔，并使用上述數學式2-6來求出輸入信號。圖1M的TDC和MCU方塊相當于圖1N所示的ADC的數字部分。

圖1N顯示根據本發明的包含三個參考信號的TDS ADC設備的一個示例性實施例。使用兩個參考準位(如圖1C和1D所示)提供附加的觸發事件(圖1C中的觸發事件114)，因此加倍時間間隔取樣點的數量(即，每周期2個取樣)。當處理搖晃或時間變化輸入時，三個電壓方法是有用的。

接著參照圖1N，ADC設備161包含結合方塊163，其結合了輸入信號和載波并生成加成的調變信號。調變信號會送至比較器或視窗檢測器、或能夠生成脈沖即從1至0或0至1的狀態改變的任何裝置。每個比較器比較收到的調變信號V(t)和各自參考信號(例如，V₁、V₂、V₃)。電壓V₁、V₂、和V₃理想狀態是穩定的，且能設成在加成信號的電壓范圍內適當的任何值。控制邏輯方塊接收比較器輸出并生成各自觸發事件(如之前關于圖1K所述的觸發事件210、212、214)。對觸發事件作反應，控制邏輯開始/停止計數器方塊，其配置以使用參考時脈來推定值時間間隔T₁、T₂、T₃、和T₄的期間。計數器方塊的輸出會送至時間/數字轉換器，其使用各種可應用的實現方法(例如，FPGA或MCU實現方法)來提供時間周期測量。

在圖1O所示的另一種實施例中，設備171的ADC方塊173是用于接收和測量未修改的輸入信號，而設備171的ADC方塊175是用于接收和測量加成的調變信號。

圖1P描述了TDS ADC設備的另一種實施例，其中ADC設備181的ADC方塊175接收反向的載波信號，而ADC方塊173接收加成的調變信號。

圖1Q描述了TDS ADC設備的另一種實施例，其類似于圖1P的ADC實施例。在圖1Q的實施例中，ADC設備191的ADC方塊175接收載波信號，而ADC方塊173接收反向的加成調變信號。

圖1P和1Q的ADC設備配置能夠根據圖1R所示的方法直接重建輸入信號。圖1R所示的方法使用兩個ADC方塊(例如，圖1P的ADC181的方塊173、175)所測得的時間間隔(例如，間隔T₁、T₂、T₃、T₄)的差分化，從而得到輸入信號的數字表示。圖1R中的上板193顯示關于輸入信號V_input為0V的送至ADC設備181的ADC方塊173、175的信號波形。圖1R中的下板195顯示關于輸入信號V_input為0.3V的送至ADC設備181的ADC方塊173、175的信號波形。

本領域技術人員將能理解當使用三個準位TDS ADC來實現圖1N-1Q所示的實施例。然而，還能使用利用單一準位、兩個準位(例如，圖1B、1M的ADC實施例)、或任何其它可實施數量的參考準位的任何轉換設備。

本發明的各種實現方法利用全波整流。全波整流是將信號的負進行部分反射到對應的僅正值(即，信號的絕對值)的過程。此過程是應用于TDS ADC以減半信號比較的所需數量，因此能夠減少用于參考交叉時間辨別的硬件。圖2和2A顯示以全整流波為特色的圖。反射波和正的波兩者都與信號參考準位(222，V_Reference)(此處符號中的reference的意思為參考，說明書及附圖中的reference的意思均相同，為使符號完整，請允許省略該詞的翻譯)交叉。從擴大的詳細部分(圖2的220)，能看出通過測量與整流信號波(圖2A的224、226)交叉的參考準位之間的周期來獲取時序參數(T₁₁、T₁₂、t₁、t₂、t₃、t₄、t₅、t₆)。在這些實施例中，可使用單一參考準位來代替給定可能準位交叉的增加數量的兩個或多個準位。在示例性實施例中，輸入信號可使用下列數學式來推導：

此處：

V_input輸入電壓

P載波的振蕩周期(圖2A的228)

V_Reference參考電壓準位的量(圖2和2A的222)

T₁₁和T₁₂如圖2A所定義的周期(230、232)

應注意到是通過舉例而提出數學式19，且可使用輸入電壓的其它單獨推定值，包括但不限于那些根據使用單一參考電壓的數學式5-18的變形。此外，全波整流系統可使用兩個或多個參考準位以生成增加數量的單獨信號準位推定值(例如，增加測量準確性、平均演算技術的實現、或執行如以下所述的噪音補償方法)。全波整流基礎系統還可以簡化/減少電子需求。這樣減少了關聯噪音影響。另外，參考準位漂移影響可因為減少數量的所需參考準位而降低。在圖2和2A所示的實施例中，使用取樣和保持命令234以在取樣周期期間保持整流波的量不變。如下所述，使用該過程以減緩在波形取樣過程中的某些失真。

失真和噪音補償

在各種實現方式中，輸出諧波失真可通過使用取樣和保持(S/H)功能來減輕。S/H功能規定特定的取樣準位持續最小時間間隔而不會回到預設準位(例如，零準位)，或被視為單點樣本。取樣準位的持續從不斷變化輸入生成分段常數輸出。在一些變形例中，最小持續時間會參考取樣周期來調諧。或者，持續時間可基于其它因素(如關于取樣信號的時間常數、TDS載波周期、或系統噪音成分等)。給定一純粹地正弦載波信號，當輸入調變信號在特定取樣間隔期間不固定時，會因使用某些TDS ADC演算法數學式(例如數學式7)來處理時序數據而引起失真。S/H操作從一特定輸入信號和取樣時脈來生成分段常數輸出(S/H也被稱為零階保持、及/或追蹤和保持裝置)。S/H的一些實現方法能夠完全消除時間變化輸入調變信號相關的諧波失真成分。

以上所述的時域切換模擬/數字轉換方法中，假設是虛擬固定(接近DC)輸入信號V_input(參見數學式2)。在一種實現方法中，為了使上述方法適合測量時間變化輸入信號(其在可媲美載波信號周期之時間刻度上變化)，將時間變化輸入信號隨著載波信號的一個周期P模型化為線性變化，如下：

此處：

V(t)調變信號；

V_{DC_input}待測量的輸入信號之DC成分；

V_{AC_input}(t)待測量的輸入信號之時間依賴(AC)成分；

有關參考時脈的載波信號相位；

A_c載波信號振幅；及

ω_c載波信號徑向頻率ω_c＝2πf_c。

相對于短時間增量dt，連續的數學式20可表示為如下離散形式：

其中：

t_i、t_i-1連續的離散時間例子，t_i>t_i-1；

V_i時間t_i時的調變信號；

A_ci時間t_i時的載波信號振幅；

V_{DC_input}輸入信號的DC成分；

V_{AC_input_i}時間t_i時的輸入信號之時間依賴(AC)成分；

P載波周期；

時間t_i時的載波信號相位；

ω_ci時間t_i時的載波信號徑向頻率。

關于時間變化輸入信號，數學式20和21說明了由于輸入信號隨著時間V_input(t)變化而改變的全部調變信號V(t)。

圖3顯示使用離散數學式21的時間變化輸入信號測量方法的一種實施例。綠色線是載波信號，只用于對照。藍色信號是顯示時間變化輸入信號的調變信號。其作用會”偏移”時間周期，于是必須使用更多通用的數學式21來解決(或具有數學式5和6的取樣和保持電路)。

在本發明的另一種實施例中，使用結合數學式5和6的取樣和保持電路來準確地測量時間變化輸入信號。取樣和保持方塊的目的在于在連續ADC樣本之間生成準DC準位，從而使得數學式5和6有效。假設輸入信號本質上在任意兩個連續樣本之間不會改變(例如，超過時間間隔Δt＝t_i-t_i-1)。需要注意的是，解答數學式20和21并不需要取樣和保持電路。

現在參考圖3A，其顯示了用于實現S/H技術的廣義方法320的一種實施例。在步驟322，在S/H電路中接收包括由載波調變的輸入信號的模擬信號。在步驟324，發生一觸發事件(例如，參考電壓準位交叉等)。一旦發生觸發事件，則測量模擬信號準位(步驟326)，并保持測量波形在測量準位達S/H電路的持續時間(例如，直到采用另一樣本、載波周期的部分等)(步驟326)。接著，將測量波形傳到其它TDC電路，用于進一步地分析(步驟328)。一旦得到TDC輸出，時序值就從時域中轉成使用參考準位和載波頻率的已知值的電壓準位當量。廣義方法320，例如與以下圖3E的所示的電路370一起使用。

現在參考圖3B和3C，其顯示了取樣和保持技術320的示例性實施例的效果。圖3B顯示的是不使用S/H技術的模擬。輸入信號332和諧波334兩者都在輸出信號中。在圖3C所示的模擬結果中，實現方法320且完全抑制諧波334，而輸入信號卻332依然存在。

在圖3D中顯示了TDS ADC的另一種實施例350。提供外部模擬信號352到系統350。對輸入信號運用取樣和保持裝置354，導致分段常數值被保持固定間隔(具有載波信號的兩倍周期)。與取樣間隔同步的正弦載波信號(為了方便)會與取樣輸入信號相加。此結果是全波形，其使用整流器/比較器方塊356來整流且與一固定參考準位比較以生成數字時序脈沖。脈沖被時間/數字轉換裝置358(例如，ACAM Messelectronic gmbh,Friedrich-List-Strasse 4,76297Stutensee-Blankenloch，德國；部件號碼：GP21)接收，并轉成一組等量的數字時間值(t₁、t₂、t₃、t₄、t₅、t₆)；使用以數學式19表示的TDS ADC演算法元件360來處理測得的時間序列，從而生成輸出數字值。在此例中，演算法是以軟件來實現，且輸出值是浮點數。

S/H裝置的高信號真實性確保了最大的信噪比以及低失真轉換。參考圖3E，顯示了示例性的S/H電路370。圖3E所示的S/H電路可例如與之前所述的圖3A的示例性方法320或其它一起使用。

通過兩個關閉的開關(372和374)(圖3E中的開關：描述在打開位置)，差動放大器376差動地驅動保持電容器378負載。以最小失真來追蹤輸入信號380并加入由于差動放大器和保持電容器導致的噪音。測量放大器382將具有很少或無壓降失真的電容器之電荷傳送至電路的低阻抗輸出驅動裝置。

通過兩個打開的開關(372和374)，由于保持電容器378的高耗散率以及測量放大器的高阻抗輸入而維持保持電容器378上的電荷。電容器上保持的電荷會被測量放大器持續地傳送至輸出驅動裝置(同樣具有很少或無壓降)。

在一種示例性實施例中，通過S/H控制裝置386來打開或關閉開關(372和374)以生成頻率切割信號。使用保持電容器來積分切割信號的結果，導致信號的微分加成。

圖3F顯示了有關圖3D所示且所述的TDS ADC設備實施例的電路圖。

圖3G呈現了有關利用取樣和保持方法從而在每個振蕩周期中生成準靜態DC調變信號的TDS ADC模擬的數據。所得到的圖3G中的數據如下：調變(50Hz之振幅的20％)、載波信號：1.5V峰值、1.5VDC、頻率500Hz。每兩個載波周期(對應于雙參考準位ADC配置)就計算信號樣本，如前面圖1B所述。

在一種變形例中，具有兩個取樣和保持電路，即一個用于正的且另一個用于負的振蕩周期，從而使TDS ADC的取樣率翻倍。

可使用S/H技術來對付因測得的信號、或在測量本身中所引起的失真。然而，其它失真可由載波波形本身引起。載波的任何不希望失真將導致計算的信號的對應失真。通過演算法消除失真時，可使用具有關于載波的失真的特定系數的多項式補償來消除來自載波的失真。例如，校正信號V’是相對于失真值V具有以下關系

V′＝V-a₁V²-a₂V³-a₃V⁴-a₄V⁵…-a_nVⁿ⁺¹ (數學式22)

校正系數能根據載波失真的測量來推定值。可初始設定并校準載波失真和校正系數，或在裝置的使用期間可監控載波失真以周期性地校正來改變時間上的載波失真。另外，校正系數是決定性地與載波振幅相關。當監控載波振幅時，能相應地更新系數。載波振幅能例如計算成：

令R表示載波振幅從初始振幅A₀的變化：

可通過在校正數學式中包括R的關系來在測得的輸入信號值中補償載波的最初三個諧波。作為一實例，校正載波的三個諧波，并考慮到載波振幅的變化：

為了校正載波的四個諧波，可使用下列校正數學式：

只要載波(載波諧波的數量和大小)的失真是已知的，可校正計算的信號產生的失真。

現在參考圖4，顯示了用于載波失真補償的廣義方法400的一種實施例。在步驟402，在輸入處接收調變信號。推定值時間變化振幅，并依次使用其來推定輸入電壓(步驟404，即，未加入載波的輸入信號)。加至信號的載波成分中的時間變化在推定輸入電壓的過程中可引起諧波失真。該與取樣和保持方法320相比，說明了由輸入電壓本身中的時間變化或其測量引起的失真。因此，在步驟406，運用具有預定校正系數的載波的多項式表式(參見數學式26)，減輕載波的諧波成分影響的測得信號。

圖4A-4C中顯示了該失真校正的方法的示例性結果。圖4A顯示了兩個模擬輸出，一個沒有校正失真，且一個有校正由具有單一輸入頻率的載波引起的失真。在兩個模擬輸出中，呈現載波信號輸入貢獻412。然而，諧波414會存在原本輸出中，但無法在補償輸出中看見。圖4B和4C顯示了成對數據組，其展示以多個輸入載波頻率(多個峰值412)和以改變載波振幅來校正失真。

在一些實現方式中，可結合方法320和400，隨著對輸入/測量失真和載波波形失真兩者的補償來推定值。

模擬/數字轉換的解析度與載波的光譜飽和度和噪音特性有關。載波頻率的不確定性(例如，因光譜和噪音成分)導致準確性降低，其中在推定輸入信號振幅中使用的參數會基于該準確性。降低此因素的一個方法是帶通過濾載波，這是使濾波器之預定通過頻寬外部的頻率成分減弱之過程。一般來說，選擇濾波器的通過頻帶與載波的中間頻率重疊。帶通濾波會減少從載波之基本頻率脫離之頻率成分的振幅(及失真貢獻)。

圖5顯示在實現帶通濾波系統中，測得輸入信號振幅解析度中的模擬縮減。計算的輸入信號是使用測得的載波輸入噪音作為模擬的輸入來模擬。對載波輸入運用數字濾波。

多個輸入信號可通過將每個輸入信號加上共同載波波形來實現。加上共同載波的輸入信號例如經時間、相位、或頻率復用。或者，可使用多重相位或頻率偏移載波。每個輸入信號/載波組合可各以分開的ADC來測量，或以單一ADC裝置來時間交錯。

使用多個ADC通道可有利于信號的測量準確性。例如，多個同時測得的載波會與輸入信號、測量不同相位之載波的各通道結合。或者，輸入信號的多個相移式例子可加入一共同載波。多個ADC通道能夠進行差動信號技術，以及減去載波噪音。多個ADC通道也可以進一步平均計算，而增進某些類型輸入信號的測量準確性。

載波噪音對轉換解析度的影響能通過實現兩個或多個ADC測量通道來降低。在一種示例性實施例中，由輸入信號加上載波所生成的時間間隔的測量是在一個通道上測量，而使用第二通道來測量同一個沒有輸入信號的載波。在兩個ADC通道中的時間間隔中測得的不確定性可與來自載波的共模噪音相關聯。量化后，就可移除該不確定成分。圖6中顯示對一種示例性模擬系統的轉換解析度改善。在此例中，取樣并使用實際的載波波形作為模擬結果的基礎。針對此實例，已知載波不確定性減去的好處會與適當預先過濾載波波形有關聯。

圖6A呈現了TDS ADC的一種實施例，其提供載波頻率和振幅同時地且獨立于輸入信號測量的測量。圖6A的ADC設備包含兩個ADC方塊602和604(如在前圖1B所示的ADC方塊123)。ADC方塊602用于接收并測量加成的調變信號，而方塊604用只接收載波信號。ADC設備610進一步包含TDS ADC處理方塊，用于執行共模噪音推定值和拒斥以及輸入信號推定值演算法(例如，根據數學式5和6)。如圖6A所示ADC配置有利于提供方便的手段來測量同在數學式5和6中使用額載波的周期和振幅。

圖6B顯示了使用兩個參考信號準位的時域模擬/數字轉換設備的一種實施例的示意圖。圖1B的設備121包含結合電路，其結合了輸入信號和載波。加成的調變信號會送至比較器(或如在前圖1E所示的視窗檢測器)。每個比較器比較收到的調變信號V(t)和各自參考信號(例如，V₁、V₂)。如上所述，參考準位V₁和V₂理想上應是穩定的，且能設成在加成調變信號的電壓范圍內的適當的任何值。控制邏輯方塊接收比較器輸出并生成的各自觸發事件(如之前關于圖1C所述的觸發事件110、112)。對觸發事件作出反應，控制邏輯開始/停止計數器方塊，使用輸入時脈來推定時間間隔T₁和T₂的期間。計數器方塊的輸出會送至時間/數字轉換器，其提供連續觸發脈沖之間的時間間隔的數字表示。

圖6C呈現了TDS ADC的一種實施例，其配置以同時提供載波頻率和振幅的量測及無關于輸入信號測量。ADC設備680包含兩個ADC方塊682和684。ADC方塊682用于接收并測量加成的調變信號，而方塊684用于只接收載波信號。ADC設備680進一步包含TDSA處理方塊，其實現共模噪音推定值和拒斥演算法。圖6C的ADC實施例有利于使用如上所述數學式5和6來校正計算載波的正和負周期。雖然可能只使用兩個參考來測量正和負的調變信號周期，但由于調變振蕩的對稱性和參考信號配置，優選使用三個參考。這樣的配置有利于準確地測量調變信號的各側的斜率從而預測速度和加速項目(假設電壓取代y軸)，因此能夠更準確地測量快速變化的輸入信號。

如圖6C所示的ADC配置能有利于通過比較載波的時間間隔(例如，以ADC方塊684測量)與調變載波的時間間隔(以ADC方塊682測量)來進行共模噪音推定值(及補償)。因為兩個ADC方塊682、684皆使用相同的信號參考，因此能夠推定并移除共模噪音。再者，圖6C的ADC配置有利于提供方便的手段來測量同在數學式5和6中使用的載波的周期和振幅。

還有各種基于其它類型的兩通道測量的實現方式。現在參考圖7，顯示了一種示例性差動信號技術700。在步驟702，在第一通道上，測量載波加上輸入波形的時間間隔(即，參考準位交叉之間的周期)。在平行步驟704中，在第二通道上測量對應于載波減去輸入波形的時間間隔。接著互相減去此結果而生成兩倍信號輸入準位的推定值(步驟706)。在一些變形例中，在推定輸入信號準位之后減去此結果。在其它變形例中，是在推定輸入信號準位之前減去此結果。現在參考圖7A，顯示了方法700的效果。已通過模擬來顯示，方法700保有信號輸入722并消除所有偶數諧波724、以及生成諧波失真的重要部分。然而，仍留下奇數諧波726。

參考圖7B，該功能示意圖顯示了關于差動測量電路的示例性實施例780的線路圖案。在此實施例中，載波和信號被分成兩條平行路徑(782和784)。一個路徑使用電壓加法器786，而另一個使用電壓減法器788。接著將調變波形輸入至TDS ADC 790中來單獨地測量，并比較兩路徑的輸出。包括兩個或更多通道的其它差動架構、及輸入信號和載波的各種組合可更降低諧波，而不需要曲線擬合或取樣和保持。

在一些變形例中，使用其它差動信號/載波組合。在這些例子中，將正或負的(反向的振幅)輸入信號混合正或負的載波波形。這產生四種可能性(732、734、736、738)，其顯示在圖7C中。這些不同的組合生成變化獨立時間事件測量，其可使用在方法700中以減緩在ADC過程之各種階段(例如，取樣、測量、載波影響等)中出現的失真。

現在參考圖7D，顯示了可使用差動信號技術來指出參考準位漂移之情況的示例性過程。差動技術(例如圖7的過程700)區別載波偏移或信號偏移和參考準位漂移。差動測量不易因載波或信號偏移的改變而受影響(即，時序值對正/正調變信號和負/負調變信號會以相同的方式改變)。然而，時序值通過使參考準位漂移量(用于各種差動組合)不同來偏移。比較這些偏移可用來指出參考準位漂移。

本發明的一些實施例執行了平均演算方法。示例性的平均演算技術包括例如：(i)一種結合由TDS ADC演算法生成的數據點的技術、(ii)另一種涉及在運用信號推定值演算法之前平均時間間隔的技術、和(iii)基于多個參考準位的技術。

結合由TDS ADC生成的點包含生成信號準位的多個推定值(例如，在反覆/固定信號上或在單一信號上平行的許多測量)，并接著將結果平均。

平均計算時間間隔包含在過程中早先移動平均計算距離，而不是等到完成推定值之后才移動。平均計算間隔本身的多個測量，并從平均計算時間間隔值生成信號輸入的推定值。在此例中，平均演算基于相同信號的多個平行測量、及/或反覆/固定信號的多個連續測量。應注意到在一些情況中，比取樣率大很多之時間變化的信號可視為固定信號。

多個參考準位允許不與噪音相關地使用時間間隔來進行輸入信號的計算。參考準位的數量增加，測量的數量以及平均的數量便隨之增加。在多個參考準位的情況中，會因增加一些電路復雜度來增進測量準確性。然而，必須根據執行多個平均演算而不減少系統頻寬的能力來權衡復雜度與優點。

圖8顯示了使用基于生成時序間隔的多個不相關測量的平均演算技術的噪音準位改善的視圖。圖中顯示噪音準位的改善接近其理論的限度。圖8A中的另一平均演算技術是基于增加取樣周期。這能夠增加點的數量來計算平均值。然而，這樣會增加系統可取樣的最小特征的期間。因此，這樣相當于減少系統頻寬。一般來說，取樣周期可根據載波周期來調整。取樣周期可壓縮到載波的一半周期。這可用來增加平均演算點。在其它實現方法中，還可使用該半個周期測量來減少系統的啟動時間，以降低資源消耗。

現在參考圖8B，顯示了使用較短測量周期的取樣方法的示例性實施例。此實施例能比其它補償方法增加測量頻寬，因為不需要濾波或頻寬限制電路。因為增加的系統頻寬允許較短的測量周期，從而測量之間的電力周期性可達到節省電力。或者，這些較短周期可用來在偶數較短時間間隔上測量時序參數(例如，半周期測量)以增加取樣頻率。此外，可控制系統遭受的降低噪音來達到增加解析度。

曲線擬合

本發明的各種實現方法利用曲線擬合技術。這些技術的各種實現方法被用來達到降低演算法失真、增進輸入推定值準確性、及/或及時推定值在任一點上的輸入準位。上述曲線擬合技術包括，但不限于，Levenberg-Marquardt推定值、Nelder-Mead單體分析、及多項式曲線擬合技術。

通過舉例，多項式擬合過程說明如下。在此例中，載波是正弦波形，且觸發次數是根據載波與待測輸入信號相加來生成。相關函數和參數顯示在圖9中。觸發點902被用來生成表現全部調變信號(904，全部多項式擬合)的擬合曲線。將載波906模型化成正弦函數的多項式推定值。將全部多項式擬合減去載波以生成外部信號輸入908。針對此過程，全部調變信號904(信號和載波)被定義成：

由于觸發事件，對V_total(t)(此處符號中的total的意思為總和，說明書及附圖中的total的意思均相同，為使符號完整，請允許省略該詞的翻譯)產生”最小平方”多項式擬合904。測到的觸發點及其關聯參考準位形成一矩陣[圖]：

使用下列關系來得到矩陣P：

接著通過下列來推定輸入信號908：

此處的載波906是：

利用上述多項式擬合法的模擬結果顯示在第9A圖中。關于接近觸發點的區域，在用于推定信號輸入的此例中達到1.5ppm的平均誤差。

參考準位

在各種實施例中，可使用輸入信號本身(或經處理的輸入)作為參考來代替固定參考源。輸入可加上或減去、乘以或除以固定參考源。或者，相移式載波可結合或取代固定參考。通過這些可能的方法，能用來計算輸入信號的時間間隔。非固定參考可提供減少由載波或參考引起的共模噪音、以及由于參考漂移導致的誤差的優點。圖10顯示了以使用輸入信號本身作為參考來代替固定參考準位電路1050的示例性實施例。在信號參考實施例1000中，通過載波與信號輸入電壓準位交叉的事件來定義時序周期。這些交叉事件之間的時序隨著信號輸入的電壓準位上升或下降來改變。相反地，若信號的電壓準位保持不變，則時序亦保持不變。因此，這些時序值可被用來推定目前的信號準位。

雖然在前所述的一些實施例使用兩個或三個參考信號準位，但本領域技術人員將了解本發明的實現方法并不限于上述實施例，且可使用任何可行數量的參考準位。額外的參考準位提供額外的時序信息，通過增進調變和輸入信號的測量。再者，額外的信號準位增進轉換器頻率響應。時間變化輸入信號會”偏移”調變載波信號而可能影響信號波形擬合函數的品質(例如，參見數學式5和6)。關聯于額外參考準位的額外觸發事件能夠得到較好的信號波形擬合。

波形分析

圖11顯示了兩連續觸發事件之間的時間間隔的視窗檢測器的示例性屏幕抓圖。這些間隔可隨著輸入調變信號的輸入信號DC偏壓準位的函數而變化。

由在前數學式5和6所述的時域切換模擬/數字轉換法，能夠測量無關載波信號振幅及/或頻率的輸入信號。圖12和12A呈現了以圖11實施例的示例性ADC設備所得到的模擬結果。圖12顯示了所取得的輸入信號的RMS電壓(以伏特(V)為單位)作為載波振幅(以V為單位)的函數。圖12所示的數據說明了本發明的TDS ADC測量方法不易受載波振幅影響。圖12A顯示了所取得的輸入信號的RMS電壓(以V為單位)作為載波頻率(以Hz為單位)的函數。圖12A所示的數據說明了本發明的TDS ADC測量方法不易受載波頻率影響。

圖12和12A所示的模擬結果證實了重建的(測量)信號不易受載波信號的振幅及/或頻率的時間變化而影響。這些本發明的測量方法的特性有利于能使本發明的TDS ADC設備在操作期間動態地調整測量特性。具體來說，載波振幅的變化能夠調整信號的取樣范圍，從而能通過確保時間間隔T₂和T₄保持超過所需最小值來即時地調整ADC動態范圍。再者，載波頻率的變化能夠調整ADC取樣率而不會影響重建的信號。這樣使能夠即時地調整ADC的靈敏度(較低的載波頻率考慮到更多位元的解析度)。

在一種實施例中，參考信號準位會隨著載波信號振幅縮放，因此能夠調整在TDS ADC設備的電氣限制內的任何輸入信號。

通過使用者通過外部輸入至ADC或通過自動地監控每周期加速改變的最大速率并適當地調整頻率能調整載波的頻率。

圖13顯示了對本文所述時域切換模擬/數字轉換設備和方法有用的載波信號波形(除了在前所述的正弦信號之外)的各種實施例。鋸齒1302或三角形1304波形在測得時間周期和由于輸入信號導致的偏移量之間形成線性關系。波形1306、1308對小的輸入信號偏移量可能是有用的，因為載波波形的斜率會小到接近原點(相當于小偏移量)。當取樣低頻率信號而不必犧牲感測器取樣頻寬(會關聯于降低取樣頻率)時，小斜率有利于增進準確性，因為當調變信號緩慢變化穿過臨界準位時，能比具有陡斜率的調變信號更準確地測量時間周期。第13圖所示的波形在本質上是示例性的。可使用任何能夠預計的方式重復定義明確的波形特性的各種載波信號來產生能夠進行TDS ADC操作所需功能的演算法。

示例性的性能

圖14-14H顯示了關于對載波振幅的相對誤差靈敏度的示例性數據、以及參考信號電壓準位差ΔV＝V₂-V₁。以1000Hz的固定載波頻率和10微秒(ps)的取樣時脈解析度來得到圖14-14H中的數據。在圖14-14H中分別以箭頭1402-1420標明的線是獲得如下：

-圖14-14B符合10V的載波振幅，且參考信號差分別為0.2V、0.4V和1V；及

-圖14C-14E符合5V的載波振幅，且參考信號差分別為0.25V、0.5V和1.25V；及

-圖14F-14H符合2.5V的載波振幅，且參考信號差分別為0.25V、0.5V和1.25V。

從圖14-14H所顯示的數據可知，較小的參考信號差ΔV通常對應于較高的相對誤差(例如如圖14H中的曲線1420所示，其比圖14G中的曲線1416更向上偏移)，而較小的載波振幅對應于較低的相對誤差和較低的電壓測量范圍(例如如圖14中的曲線1402所示，其比圖14H中的曲線1420更向下并向左偏移)。

如從圖14-14H中的數據可知，示例性TDS ADC性能的特點是某些量化的噪音層。即，有一些能被檢測并轉換(至準確性的一些準位)的可檢測電壓準位。舉例來說，能以50納伏(nV)的準確性來測量0.2毫伏(mV)的電壓。這意味著TDS ADC可檢測出比該臨界值更低的輸入信號，雖然ADC解析度會高很多。在對測量低振幅信號有用的一種實施例中，TDS ADC可配置用于將(已知振幅之)小信號加至輸入信號，從而能夠使用全部范圍的ADC降至50nV解析度準位。通過減去“已知”輸入信號，我們能直接測量對我們來說太小以致于無法檢測的小輸入信號。此實施例是通過舉例來提出，但不限制本發明的特定范圍的功能。

現在參考圖141，顯示說明了一種示例性TDS ADC系統的輸出噪音對抖動性能的視圖。

示例性的使用及應用

本發明的示例性TDS ADC設備及方法能夠有利地轉換在一寬動態范圍上變化的信號。在一種變形例中，上述寬動態范圍能力是通過在ADC運作期間調整載波信號振幅來達到。再者，通過調整載波周期來控制信號轉換率，因此易于即時調整ADC頻寬和準確性。

該特征通俗地稱為“自動量程”，本發明的示例性實施例的單一ADC能用來測量寬范圍的信號值(振幅和頻率兩者)，因此拒斥如在現有技術中使用被調整至特定(較窄)范圍的多個感測器。

再者，因為由輸入調變頻率和時脈解析度的比率來求出TDSADC解析度，所以本發明的ADC設備能達到極高的解析度，例如，超過30位元，而不需要昂貴且高功率的實現方法(目前可用ADC裝置的特點)。另外，TDS ADC解析度和頻寬能通過調整載波頻率來即時地調整。

除了前端比較器，整個轉換方法為數字的，因此消除許多噪音和漂移(例如模擬成分漂移)來源。示例性時域切換模擬數字轉換器設備的準確性有利于不依賴載波信號振幅或頻率，因此不需要校準。上述配置更確保裝置的準確性只會依觸發事件的一致性、參考信號準位差的準確性、及前后觸發事件的時間測量的準確性而定。

使用額外的信號參考準位被用來進一步增進轉換器設備頻率響應及準確性。

如上所提及，本文所述的某些感測器實施例可基于時脈頻率和調變頻率的比率來測量輸入信號，因此使感測器準確性不易受時脈漂移(至第一層級)影響。此外，在多個振蕩周期上平均的測量能夠濾除不需要的噪音。

若如實地量化輸出，則平均計算就沒有幫助。在此例中，使用顫動來將小量的白噪音引進時脈或輸入信號中，使得能夠平均輸出。輸入顫動通常在相當于1/2時脈周期的規模上。

本文所述的TDS ADC概念尤其讓功率轉換技術不能實行在其它ADC架構中。例如，若每周期時常小于一次地取樣數據，則在未計算數據的載波的周期期間可使TDC測量方塊處于低功率或”休眠”模式中。另外，可從被較長間隔(此處沒有時間間隔信息是必須的)分開的短時間間隔來計算輸入信號。在此情況中，有關在邏輯控制方塊中的輸入信號之數字邊可用來觸發TDC裝置以進入主動模式。TDC可接著測量時間延遲的信號脈沖列的觸發時間。在測量特定數量的觸發點之后，在下一組脈沖邊到來之前，TDC可進入一低功率休眠模式。功率轉換的另一實例是改變載波的頻率。較高頻率載波將能產生可從其計算輸入信號的較小時間間隔，因此減少啟動TDC所需的總時間量。在此情況中，在準確性(隨著載波頻率增加而降低)和功率之間可能有折衷。

另外，TDS TDC技術可用來將數字脈沖轉成時序事件。使用TDSTDC技術的一個優點在于，能以極低電力來做具有極佳解析度(在10微微秒之下)的時間測量。測量具有極佳解析度的時間事件的能力是TDS ADC之高解析度優點的關鍵成分。例如，在1kHz頻寬下，信號可具有10^-3秒級的特征。然而，與本發明一致的TDS TDC實現方法提供以10^-12秒級解析度來測量這些特征的能力。這表示在測量的信號和解析度之間有9個量級差。

在解決時間測量的傳統方法中，以高速時脈驅動的計數器是通過ADC數字脈沖來閘控。為了達到極佳解析度(例如，在微微秒級)，會需要以接近1THz之頻率振蕩的高速時脈信號。此方法會超脫現代高速電子學的限制。

在與本發明一致的TDS ADC技術的一種實現方法中，是使用游標尺內插技術。類似于需要兩個刻度的機器游標尺刻度，需要兩個時脈信號。其中一個時脈是以比另一個時脈還高的頻率來運作。較低頻率時脈被用來閘控“粗劣的”計數器，而較高頻率時脈被用來閘控“精細的”計數器(例如，計數器可計數其各自時脈信號與電壓參考準位交叉的次數)。在開始時間測量，便啟動“粗劣的”計數器。當結束事件發生時，便啟動“精細的”計數器。當低頻時脈和高頻時脈最終同時發生時(即，它們同時生成閘門事件)，便停止兩計數器。接著使用計數器值來計算時間測量，并達到極佳的解析度。關于示例性的游標尺時序技術，在Lange等人(K.Lange和M.Kasnia,“游標插值的數字時間誤差測量”，波茲南研討會電信應用，原文為Application of Vernier Interpolation for Digital Time Error Measurement,Poznan Workshop on Telecommunications,2008 11Dec.2008(2008年12月11日))中有記載，其內容將被完整引援于此。有關用于使用少量延遲測量來測量時間間隔的示例性設備，其在1969年4月30日的標題為“使用任意片段事件間隔的多重關聯自動測定時間間隔的裝置(原文為“APPARATUS FOR AUTOMATICALLY MEASURING TIME INTERVALS USING MULTIPLE INTERPOLATIONS OF ANY FRACTIONAL TIME INTERVAL)”的第3,611,134號美國專利、以及申請于1978年6月23日的標題為“使用出發相鎖振蕩器測量雙游標的時間間隔(原文為DOUBLE VERINER TIME INTERVAL MEASUREMENT USING TRIGGERED PHASE-LOCKED OSCILLATORS)”的第4,164,648號美國專利中，它們的全部內容均被引援于此。

游標尺內插技術的一個設計折衷為令兩個時脈同時發生的時間。較長的同時發生時間導致較佳的時間解析度測量。具體來說，若高頻率和低頻率是近似的(但定義明確且清楚不同的)，則可以高準確性地測量它們的相位偏移(若測量中有任何誤差分布在許多時脈信號周期上的話)。注意到達到同時發生事件所需的時間會接近無限大，因為較高頻率接近較低頻率或其諧波之一(假設非零的相位偏移)。此相位偏移可用來計算當結束事件發生時會在何處循環較低頻率時脈。這導致過去周期的準確測量。游標尺技術的優點包括在整個工作周期期間節省電力(即，時脈不必連續地運作，因此能暫時地關機以降低電力消耗)、以及有機會連續地校準兩個時脈中較失準時脈的電力和溫度變化。游標尺技術已應用在建有共同集成電路處理(如CMOS)的商業上可用的裝置中，用于飛行時間應用(即，超音波儀器)。此技術和其它TDC技術的應用對TDS ADC提供超過其它ADC技術的顯著優點和綜合效果。

在各種實現方法中，在相繼連接連串暫存器之前，TDS ADC會運用分接式延遲鏈，其中以等量來連續地延遲待測輸入信號(或輸入時脈)。總延遲會設計成涵蓋在暫存器鏈中導致轉變點(1-0或0-1)的至少一個時脈周期。這表示在兩時脈周期之間的輸入邊緣時間，并可用來達到精細的時間測量。此外，可計數在兩輸入邊之間的時脈周期之數量以提供粗劣的測量。這兩個結合的測量以由延遲所設定之測量的準確性來提供兩邊之間之時間的總測量。在CMOS基礎實現方法中，延遲時間是相等的，且使用一測試脈沖來周期地再校準延遲時間以補償環境條件。此方法的優點在于只需要單一系統時脈。此方法已實現方法在受不相等分接延遲限制的場域可編程門陣列(FPGA)技術中。已應用各種技術來補償不相等分接延遲。使用FPGA基礎方法來達到10微微秒準確性的示例性技術，公開于Wu(J.Wu,“基于FPGA實現的波結合TDC芯片處理(原文為On-Chip processing for the wave union TDC implemented in FPGA),”在實時會議(in Real Time Conference),2009.RT'09.16th IEEE-NPSS,2009年5月(May 2009)，頁：279-282)和Wu等人(J.Wu,Z.Shi,“10ps的波結合TDC：提高TDC的分辨率超出其細胞延遲FPGA(原文為The 10-ps Wave Union TDC：Improving FPGA TDC Resolution beyond Its Cell Delay),”發表于核科學學會會議記錄(in Nuclear Science Symposium Conference Record),2008IEEE,19-25 2008年10月(Oct.2008)頁：3440-3446)中，在此通過參考將其全部內容結合于此。

表3總結依照本發明所配置的TDS ADC設備的示例性性能參數。從表格3中的數據可知，本發明的TDS ADC的示例性實施例有利于比其它ADC技術以更低的成本來提供較高的動態范圍和較低的非線性誤差。

表3

盡管主要討論電壓轉換的內容，但本發明不以此為限。事實上，許多其它物理感測機制對本文所述的感測器設備和方法是有用的，包括但不限于：電流、壓縮波、地震活動、強度、頻率、相位等。

要知道盡管本發明的某些實施方式是敘述一種方法的特定連續步驟，但這些敘述只是本發明的較廣方法的說明，且可依特定應用的需要來修改。在某些情況下可使某些步驟成為不必要或非必須的。此外，某些步驟或功能可加到所公開的實施例，或兩個或多個步驟的進行順序可交換。考慮到所有上述變形例以包含在本文之所公開和所主張的發明內。

盡管上述詳細說明已顯示、說明、并指出適用于各種實施例的本發明的新穎特征，但將了解本領域技術人員可作出所述之裝置或過程的形式和細節的各種省略、替換、和改變，而不會背離本發明。前述說明是目前所考慮到的實施本發明的最佳方式。本說明決不表示限制的意思，反而應采用作為本發明的通用原理的說明。本發明的范圍應參考申請專利范圍而定。