電子裝置及其制造方法、振蕩器、電子設備以及移動體與流程

本發明涉及一種具備諧振器、傳感器或致動器等功能元件的電子裝置及其制造方法。并且，本發明涉及一種使用了這種電子裝置的振蕩器、電子設備以及移動體等。

背景技術：

例如，在作為功能元件而具備靜電電容型的諧振器的MEMS(Micro Electro Mechanical Systems：微機電系統)設備等電子裝置中，諧振器以真空狀態或封入了惰性氣體的狀態而被封閉在封閉結構內。此外，在無需設為真空狀態等的電子裝置中，為了防止塵埃或水分等的影響，功能元件也被封閉在封閉結構內。

為了在這種電子裝置中形成封閉結構，例如，在設置有功能元件的空腔內形成犧牲膜，并且在通過形成有釋放孔的蓋部而對空腔進行了覆蓋之后，利用釋放蝕刻(release etching)而去除犧牲膜。并且，在蓋部上形成有對釋放孔進行密封的密封層等。

但是，由于蓋部容易在將密封層等形成于蓋部上的工序中變形，因此為了提高強度而需要增厚蓋部。因此，無法在蓋部上形成微細的釋放孔，從而導致釋放孔的直徑變大。其結果為，對釋放孔進行密封的密封層也變厚，從而難以使電子裝置小型化。

作為相關的技術，專利文獻1的圖1中圖示了一種電子裝置，該電子裝置包括：基板10；基底層20，其被形成在基板10上，并具有開口22；功能元件30，其被設置在基底層20上；包圍壁40，其至少一部分被配置在開口22內，并且形成對功能元件30進行收納的空洞1；蓋體50，其被配置在包圍壁40的上方，并對空洞1進行覆蓋。

蓋體50由具有貫穿孔52的第一密封層54和被層壓在第一密封層54上并對貫穿孔52進行密封的第二密封層56構成。當為了確保強度而增厚第一密封層54時，為了開口貫穿孔52而必須增大貫穿孔52的直徑。這樣一來，必須增厚對貫穿孔52進行密封的第二密封層56，從而成為電子裝置的小型化的阻礙。

專利文獻1：日本特開2014-192435號公報(第0008、0027、0036段，圖1)

技術實現要素：

本發明的若干方式涉及一種在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時使電子裝置小型化的方式。

此外，本發明的若干方式涉及提供一種使用了這種電子裝置的振蕩器、電子設備以及移動體等。

本發明的第一方式所涉及的電子裝置具備：基板；側壁，其直接或者隔著絕緣膜而被配置在基板上，并形成空洞；功能元件，其被配置在空洞內；第一層，其被配置在側壁上并對空洞進行覆蓋，并且具有通至空洞的第一貫穿孔；第二層，其被配置在第一層上并對空洞進行覆蓋，并且具有第二貫穿孔，該第二貫穿孔具有與第一貫穿孔的直徑相比較小的直徑，且在俯視觀察時至少一部分與第一貫穿孔重疊；第三層，其被配置在第二層上，并且至少對第二貫穿孔進行密封。

根據本發明的第一方式，通過將對配置有功能元件的空洞進行覆蓋的蓋部設為至少包括第一層以及第二層的雙層結構，并將第二層的貫穿孔的直徑設為小于第一層的貫穿孔的直徑，從而能夠減薄密封層，由此在維持蓋部的強度的同時使電子裝置小型化。

在此，優選為，第一層具有與第二層相比較高的剛性。此外，第一層的厚度也可以與第二層的厚度相比較厚。由此，能夠將第一層設為堅固的膜，將第二層設為能夠進行微細加工的較薄的膜，從而充分縮小第二層的貫穿孔的直徑。例如，優選為，第二層的貫穿孔具有0.3μm以下的直徑。由此，能夠將密封層設為足夠薄。

此外，也可以采用如下方式，即，側壁以及功能元件被配置在基板的表面凹部內。在此情況下，無需加深表面凹部，并且也能夠在功能元件的上方配置配線等。例如，也可以采用如下方式，即，表面凹部被配置在基板的第一區域內，MOS(Metal Oxide Semiconductor：金屬氧化物半導體)晶體管被配置在基板的第二區域內。通過將MOS晶體管與功能元件配置在同一基板上，從而能夠使電子裝置小型化。

本發明的第二方式所涉及的振蕩器具備上述任一個電子裝置。根據本發明的第二方式，通過使用在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時被小型化的電子裝置，從而能夠提供一種被小型化的振蕩器。

本發明的第三方式所涉及的電子設備以及移動體具備上述任一個電子裝置。根據本發明的第三方式，通過使用在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時被小型化的電子裝置，從而能夠提供一種生成時鐘信號的振蕩器被小型化的電子設備以及移動體。

本發明的第四方式所涉及的電子裝置的制造方法包括：工序(a)，在基板上直接或隔著絕緣膜而形成側壁以及功能元件，其中，側壁形成空洞，功能元件被配置在空洞內；工序(b)，在空洞內形成犧牲膜；工序(c)，在側壁上形成對空洞進行覆蓋的第一層；工序(d)，在第一層上形成對空洞進行覆蓋的第二層；工序(e)，在第二層上形成通至第一層的第一貫穿孔；工序(f)，在第一層上形成第二貫穿孔，該第二貫穿孔具有與第一貫穿孔的直徑相比較大的直徑，且在俯視觀察時至少一部分與第一貫穿孔重疊；工序(g)，穿過第一貫穿孔和第二貫穿孔，通過釋放蝕刻而去除空洞內的犧牲膜；工序(h)，在第二層上形成至少對第一貫穿孔進行密封的第三層。

根據本發明的第四方式，通過將對配置有功能元件的空洞進行覆蓋的蓋部設為至少包括第一層以及第二層的雙層結構，并在第二層上形成了微細的貫穿孔之后，于第一層上形成具有與該貫穿孔相比較大的直徑的貫穿孔，從而能夠減薄密封層，由此在維持蓋部的強度的同時使電子裝置小型化。

在此，也可以采用如下方式，即，工序(f)包括至少將第二層作為掩膜而并對第一層實施濕蝕刻或各向同性的干蝕刻的工序。由此，能夠形成具有與第一貫穿孔的直徑相比較大的直徑的第二貫穿孔。

附圖說明

圖1為表示本發明的一個實施方式所涉及的電子裝置的一部分的側剖視圖。

圖2為圖1所示的Ⅱ-Ⅱ處的俯視剖視圖。

圖3為本發明的一個實施方式所涉及的電子裝置的制造工序的側剖視圖。

圖4為本發明的一個實施方式所涉及的電子裝置的制造工序的側剖視圖。

圖5為本發明的一個實施方式所涉及的電子裝置的制造工序的側剖視圖。

圖6為表示本發明的一個實施方式所涉及的振蕩器的結構例的電路圖。

圖7為表示本發明的一個實施方式所涉及的電子設備的第一結構例的框圖。

圖8為表示本發明的一個實施方式所涉及的電子設備的第二結構例的框圖。

圖9為表示本發明的一個實施方式所涉及的移動體的結構例的框圖。

具體實施方式

以下，參照附圖對本發明的實施方式進行詳細說明。此外，對于相同的結構要素標注相同的參照符號，并省略重復的說明。

本發明的一個實施方式所涉及的電子裝置為具備被封閉在封閉結構內的諧振器、傳感器或致動器等功能元件的電子裝置。在下文中，作為一個示例，對作為功能元件的靜電電容型的諧振器和作為電路元件的MOS場效應晶體管被形成在一個基板上的電子裝置進行說明。諧振器被封閉在例如被設置在基板的溝槽(表面凹部)內的空腔(空洞)內。

圖1為表示本發明的一個實施方式所涉及的電子裝置的一部分的側剖視圖，圖2為圖1所示的Ⅱ-Ⅱ處的俯視剖視圖。如圖1所示，該電子裝置包括：基板10；形成空腔的側壁30；被配置在空腔內的諧振器40；與諧振器40之隔有間隙并對空腔進行覆蓋的蓋部50；密封層60。

基板10例如由單晶硅等半導體材料構成。在基板10的主面(圖中的上表面)的第一區域A1內形成有溝槽，在基板10的主面的第二區域A2內形成有晶體管的雜質擴散區。在基板10的溝槽內配置有例如由氮化硅(Si₃N₄)構成的絕緣膜20。側壁30隔著絕緣膜20而被配置在基板10上。

諧振器40包括：隔著絕緣膜20而被配置在基板10的溝槽的底面上的下部電極41；與下部電極41對置配置的上部電極42。另外，側壁30也可以被直接配置在基板10的溝槽的底面上。此外，在使用玻璃、陶瓷或樹脂等的絕緣性較高的基板的情況下，側壁30以及諧振器40的下部電極41可以被直接配置在基板10的溝槽的底面上。

側壁30以及諧振器40的下部電極41和上部電極42例如由摻雜了雜質而具有導電性的多晶硅等構成。諧振器40的上部電極42包括懸臂(懸臂梁)狀的結構體，結構體的一端被固定，結構體的另一端為可動。下部電極41以及上部電極42與各自的外部連接電極(未圖示)電連接。

被側壁30包圍的空腔內的空間被設為真空狀態或封入有惰性氣體的狀態。在被設置于空腔內的諧振器40中，通過對下部電極41與上部電極42之間施加交流電壓，從而通過靜電力而激勵上部電極42的機械性的振動。由于該機械性的振動，從而下部電極41與上部電極42之間的靜電電容發生變化。

蓋部50包括：被配置在側壁30上并對空腔進行覆蓋的第一層51；和被配置在第一層51上并對空腔進行覆蓋的第二層52。第一層51例如由機械強度以及相對于釋放蝕刻的耐性較高的氮化硅(Si₃N₄)等構成。此外，第二層52例如由蝕刻較為容易的多晶硅等構成。

第一層51具有通至空腔的貫穿孔51a，第二層52也具有通至空腔的貫穿孔52a。貫穿孔52a具有與貫穿孔51a的直徑相比較小的直徑，并且在俯視觀察時至少一部分與貫穿孔51a重疊。另外，在本申請中，“俯視觀察”是指從與基板10的主面垂直的方向透視各個部分。

貫穿孔51a以及52a相當于在通過釋放蝕刻而對被形成在空腔內的犧牲膜進行去除時所使用的釋放孔。在去除了犧牲膜之后，將空腔內設為真空狀態或封入有惰性氣體的狀態，并且在第二層52上通過鋁(Al)等的密封材料而形成第三層(密封層)60。由此，密封層60被配置在第二層52上，并至少對貫穿孔52a進行密封。

在基板10的溝槽內，于側壁30的外側的區域內配置有例如由二氧化硅(SiO₂)等構成的絕緣膜70。在配置有密封層60以及絕緣膜70等的基板10上配置有例如由二氧化硅(SiO₂)或BPSG(Boron Phosphorus Silicon Glass：硼磷硅玻璃)等構成的層間絕緣膜81以及82。層間絕緣膜81以及82也延伸至形成有電路元件的基板10的第二區域A2內。

在第二區域A2內，例如，成為MOS場效應晶體管的源極及漏極的雜質擴散區域91以及92位于基板10內，并且在基板10上隔著柵極絕緣膜而配置有柵電極93。柵電極93經由鎢(W)等的接觸插塞(電極)101而與被配置在層間絕緣膜81上的鋁(Al)等的配線102電連接。并且，配線102經由鎢(W)等的接觸插塞(電極)103而與被配置在層間絕緣膜82上的鋁(Al)等的配線104電連接。

根據本實施方式，通過將對配置有功能元件的空洞進行覆蓋的蓋部50設為至少包括第一層51和第二層52的雙層結構，并使第二層52的貫穿孔52a的直徑與第一層51的貫穿孔51a的直徑相比較小，從而能夠減薄密封層60，由此在維持蓋部50的強度的同時使電子裝置小型化。特別地，在將側壁30以及功能元件配置于基板10的溝槽內的情況下，無需加深溝槽，并且也能夠在功能元件的上方配置配線102等。此外，通過將MOS晶體管與功能元件配置在同一基板上，從而能夠使電子裝置小型化。

在此，優選為,第一層51具有與第二層52相比較高的剛性。此外，第一層51的厚度也可以與第二層52的厚度相比較厚。由此，能夠將第一層51設為堅固的膜，將第二層52設為能夠進行微細加工的較薄的膜，從而充分地縮小第二層52的貫穿孔52a的直徑。例如，優選為,第二層52的貫穿孔52a具有0.3μm以下的直徑。由此，能夠將密封層60設為足夠薄。

接下來，對圖1以及圖2所示的電子裝置的制造方法進行說明。

圖3(A)至圖5(O)為本發明的一個實施方式所涉及的電子裝置的制造工序的側剖視圖。首先，如圖3(A)所示，例如，通過光刻法而在由單晶硅等構成的基板10的主面的一部分上設置抗蝕層，并將抗蝕層作為掩膜而實施干蝕刻，從而在基板10的主面的第一區域A1內形成溝槽10a。此后，去除抗蝕層。

接下來，如圖3(B)所示，在包括基板10的溝槽的底面在內的區域內形成氮化硅(Si₃N₄)等的絕緣膜20。此外，通過在基板10的溝槽的底面上隔著絕緣膜20而形成摻雜了雜質從而具有導電性的多晶硅等，并利用以抗蝕層為掩膜的干蝕刻而進行圖案形成，從而形成側壁30以及諧振器的下部電極41，其中，側壁30形成空腔。并且，通過在下部電極41上形成了間隔犧牲膜之后，形成具有導電性的多晶硅等并利用以抗蝕層為掩膜的干蝕刻而進行圖案形成，從而形成諧振器的上部電極42。此后，通過濕蝕刻而去除間隔犧牲膜。

由此，在基板10的溝槽的底面上隔著絕緣膜20而形成側壁30以及諧振器40，其中，側壁30形成空腔，諧振器40被配置在空腔內。另外，也可以將側壁30直接設置在基板10的溝槽的底面上。此外，在使用玻璃、陶瓷或樹脂等的絕緣性較高的基板的情況下，可以將側壁30以及諧振器40的下部電極41直接設置在基板上。

接下來，在形成有側壁30以及諧振器40等的基板10上，通過等離子CVD(Chemical Vapor Deposition：化學氣相沉積)法等而堆積了二氧化硅(SiO₂)等的絕緣膜之后，該絕緣膜通過CMP(Chemical Mechanical Polishing：化學機械研磨)而被實施研磨，并通過干蝕刻而被實施圖案形成。其結果為，如圖3(C)所示，在基板10的溝槽內的側壁30的外側形成二氧化硅(SiO₂)等的絕緣膜70，并且在側壁30的內側的空腔內形成二氧化硅(SiO₂)等的犧牲膜71。

接下來，在以對絕緣膜70以及犧牲膜71等進行覆蓋的方式而形成氮化硅(SiN)等的絕緣膜，并且在其上形成了多晶硅等的膜之后，通過以抗蝕層為掩膜的干蝕刻而對這些膜進行圖案形成。其結果為，如圖3(D)所示，在側壁30上形成對空腔進行覆蓋的氮化硅(SiN)等的第一層51，并在第一層51上形成對空腔進行覆蓋的多晶硅等的第二層52。

接下來，如圖3(E)所示，通過光刻法而在形成有第一層51以及第二層52等的基板10上形成抗蝕層53。并且，在將抗蝕層53作為掩膜而對第二層52進行了干蝕刻之后，剝離抗蝕層53。由此，如圖4(F)所示，在第二層52上形成通至第一層51的貫穿孔52a。在此，優選為，貫穿孔52a的直徑設為0.3μm以下左右。

接下來，通過至少將第二層52作為掩膜而對第一層51進行蝕刻，從而如圖4(G)所示，在第一層51上形成貫穿孔51a。貫穿孔51a具有與貫穿孔52a的直徑相比較大的直徑，并且在俯視觀察時至少一部分與貫穿孔52a重疊。該工序中的蝕刻既可以為濕蝕刻，也可以為各向同性的干蝕刻。由此，能夠形成具有與貫穿孔52a的直徑相比較大的直徑的貫穿孔51a。

以此方式，形成包括第一層51以及第二層52并且形成有釋放孔的雙層結構的蓋部50。接下來，在形成有蓋部50等的基板10上，通過等離子CVD法等而堆積了二氧化硅(SiO₂)等的絕緣膜72之后，通過CMP等而對所堆積的絕緣膜72以及先前所形成的絕緣膜20進行研磨，從而如圖4(H)所示，基板10的表面被平坦化。

此后，如圖4(I)所示，在基板10的第二區域A2內，作為電路元件而形成例如MOS場效應晶體管。即，在基板10上隔著柵極絕緣膜而形成柵電極93，在柵電極93的兩側的基板10內形成構成源極以及漏極的雜質擴散區域91以及92。此時，也可以在柵極絕緣膜以及柵電極93的側壁上形成具有絕緣性的側壁。

接下來，如圖4(J)所示，通過將抗蝕層作為掩膜而對二氧化硅(SiO₂)等的絕緣膜72進行干蝕刻，從而使蓋部50的一部分露出。并且，穿過第一層51的貫穿孔51a以及第二層52的貫穿孔52a，通過使用作為蝕刻液的氟酸等的濕蝕刻(釋放蝕刻)而去除空腔內的犧牲膜71。其結果為，得到圖5(K)所示的結構。

接下來，例如，在真空腔室內通過濺射法(高真空成膜法)而使鋁(Al)等的密封材料堆積在蓋部50上，并通過以抗蝕層為掩膜的干蝕刻而對所堆積的密封材料進行圖案形成。由此，如圖5(L)所示，在第二層52上形成至少對第二層52的貫穿孔52a進行密封的第三層(密封層)60。

接下來，如圖5(M)所示，在形成有密封層60等的基板10上形成二氧化硅(SiO₂)或BPSG等的層間絕緣膜81，并且使該二氧化硅(SiO₂)或BPSG等的層間絕緣膜81平坦化。此外，如圖5(N)所示，通過以抗蝕層為掩膜的干蝕刻而在層間絕緣膜81上形成開口，并將與電路元件電連接的鎢(W)等的接觸插塞101埋入到開口中。并且，在層間絕緣膜81上形成與接觸插塞101電連接的鋁(Al)等的配線102。

接下來，如圖5(O)所示，在形成有配線102等的基板10上形成二氧化硅(SiO₂)或BPSG等的層間絕緣膜82，并使該二氧化硅(SiO₂)或BPSG等的層間絕緣膜82平坦化。此外，通過以抗蝕層為掩膜的干蝕刻而在層間絕緣膜82上形成開口，并將與配線102電連接的鎢(W)等的接觸插塞103埋入到開口中。并且，在層間絕緣膜82上形成與接觸插塞103電連接的鋁(Al)等的配線104。

根據本實施方式，通過將對配置有功能元件的空洞進行覆蓋的蓋部50設為至少包括第一層51以及第二層52的雙層結構，并在第二層52上形成了微細的貫穿孔52a之后，在第一層51上形成具有與貫穿孔52a相比較大的直徑的貫穿孔51a，從而能夠減薄密封層60，由于在維持蓋部50的強度的同時使電子裝置小型化。

振蕩器

接下來，對使用了本發明的各實施方式所涉及的電子裝置的振蕩器進行說明。

圖6為表示本發明的一個實施方式所涉及的振蕩器的結構例的電路圖。如圖6所示，本發明的一個實施方式所涉及的振蕩器110除了在本發明的一個實施方式所涉及的電子裝置中所形成的作為功能元件的諧振器40以外，還包括P溝道MOS晶體管QP1、N溝道MOS晶體管QN1、反饋電阻R1、電容器C1以及C2。晶體管QN1以及QP1、反饋電阻R1或電容器C1以及C2既可以被設置在本發明的一個實施方式所涉及的電子裝置內，也可以被設置在電子裝置的外部。

向晶體管QP1的源極供給高電位側的電源電位VDD，并向晶體管QN1的源極供給低電位側的電源電位VSS，晶體管QP1以及QN1構成了逆變器。晶體管QP1以及QN1的柵極相當于逆變器的輸入端子，晶體管QP1以及QN1的漏極相當于逆變器的輸出端子。

電容器C1被連接在逆變器的輸入端子與電源電位VSS的配線之間，電容器C2被連接在逆變器的輸出端子與電源電位VSS的配線之間。諧振器40以及反饋電阻R1以并聯的方式而被連接在逆變器的輸入端子與輸出端子之間。

逆變器實施反相放大動作，從輸出端子被輸出的信號經由諧振器40以及反饋電阻R1而被反饋給輸入端子。此時，諧振器40通過由逆變器施加的交流電壓而振動。該振動通過固有的共振頻率而被大幅激勵，從而諧振器40作為負性電阻而動作。其結果為，振蕩器110主要以由諧振器40的共振頻率決定的振蕩頻率而進行振蕩。

根據本實施方式，通過使用在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時被小型化的電子裝置，從而能夠提供一種被小型化的振蕩器。特別地，通過在電子裝置中設置構成振蕩器的晶體管或電阻等，從而能夠使振蕩器進一步小型化，并且實施穩定的振蕩動作。

電子設備

接下來，對使用了本發明的一個實施方式所涉及的電子裝置的電子設備進行說明。

圖7為表示本發明的一個實施方式所涉及的電子設備的第一結構例的框圖。如圖7所示，該電子設備包括使用了本發明的一個實施方式所涉及的電子裝置的振蕩器110，并且，還可以包括CPU(Central Processing Unit：中央處理器)120、操作部130、ROM(Read Only Memory：只讀存儲器)140、RAM(Random Access Memory：隨機存取存儲器)150、通信部160、顯示部170、聲音輸出部180。另外，也可以省略或變更圖7所示的結構要素的一部分，或者，也可以在圖7所示的結構要素中附加其他的結構要素。

振蕩器110包括形成有作為功能元件的諧振器的電子裝置，并通過以主要由諧振器的共振頻率決定的振蕩頻率而進行振蕩，從而生成時鐘信號。由振蕩器110生成的時鐘信號經由CPU120等而被供給至電子設備的各部。

CPU120以與從振蕩器110供給的時鐘信號同步的方式進行動作，并根據被存儲于ROM140等中的程序來實施各種信號處理或控制處理。例如，CPU120實施與從操作部130供給的操作信號相對應的各種數據處理，并且為了與外部之間實施數據通信而對通信部160進行控制。或者，CPU120生成用于使顯示部170顯示各種圖像的圖像信號，或生成用于使聲音輸出部180輸出各種聲音的聲音信號。

操作部130為例如包括操作鍵或按鈕開關等的輸入裝置，并將與用戶的操作相對應的操作信號輸出至CPU120。ROM140對供CPU120實施各種運算處理或控制處理的程序或數據等進行存儲。此外，RAM150作為CPU120的工作區域而被使用，并對從ROM140讀出的程序或數據、利用操作部130輸入的數據或者CPU120根據各種程序而執行的運算結果等進行臨時存儲。

通信部160例如由模擬電路以及數字電路構成，并實施CPU120與外部裝置之間的數據通信。顯示部170例如包括LCD(Liquid Crystal Display：液晶顯示裝置)等，并根據從CPU120供給的顯示信號而對各種信息進行顯示。此外，聲音輸出部180例如包括揚聲器等，并根據從CPU120供給的聲音信號而輸出聲音。

例如，移動電話等移動終端、智能卡片、臺式電子計算機、電子辭典、電子游戲設備、數碼照相機、數碼攝像機、電視機、可視電話、防盜用視頻監視器、頭戴式顯示器、個人計算機、打印機、網絡設備、汽車導航裝置、測量設備以及醫療設備(例如電子體溫計、血壓計、血糖儀、心電圖測量裝置、超聲波診斷裝置、電子內窺鏡)等相當于上述的電子設備。

圖8為表示本發明的一個實施方式所涉及的電子設備的第二結構例的框圖。在該示例中，對時鐘以及計時器進行說明。本發明的一個實施方式所涉及的時鐘包括使用了本發明的一個實施方式所涉及的電子裝置的振蕩器110、分頻器111、操作部130、顯示部170、聲音輸出部180、計時部190。此外，本發明的一個實施方式所涉及的計時器包括取代聲音輸出部180的控制部200。

分頻器111例如由多個觸發器等構成，并對從振蕩器110供給的時鐘信號進行分頻，從而生成計時用的分頻時鐘信號。計時部190例如由計數器等構成，并根據從分頻器111供給的分頻時鐘信號而實施計時動作，且生成顯示當前時刻或鬧鐘時刻的顯示信號或用于產生鬧鐘的鬧鐘信號。

操作部130是為了在計時部190中設定當前時刻或鬧鐘時刻而被使用的。顯示部170根據從計時部190供給的顯示信號而顯示當前時刻或鬧鐘時刻。聲音輸出部180根據從計時部190供給的鬧鐘信號而產生鬧鈴。

在計時器的情況下，取代鬧鐘功能而設置計時功能。即，計時部190生成表示當前時刻與設定時刻一致的計時器信號。控制部200根據從計時部190供給的計時器信號而使與計時器連接的設備開啟或關閉。

根據本實施方式，通過使用在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時被小型化的電子裝置，從而能夠提供一種生成時鐘信號的振蕩器被小型化的電子設備。

移動體

接下來，對使用了本發明的一個實施方式所涉及的電子裝置的移動體進行說明。例如，汽車、自推進式機器人、自推進式輸送設備、火車、船舶、飛機或人造衛星等相當于移動體。

圖9為表示本發明的一個實施方式所涉及的移動體的結構例的框圖。如圖9所示，該移動體包括使用了本發明的一個實施方式所涉及的電子裝置的振蕩器110，并且，也可以搭載電子控制式燃料噴射裝置210、電子控制式ABS(antilock brake system：制動防抱死系統)裝置220或電子控制式恒速行駛裝置230等各種電子控制式裝置。另外，也可以省略或變更圖9所示的結構要素的一部分，或者在圖9所示的結構要素中附加其他的結構要素。

振蕩器110包括作為功能元件而形成有諧振器的電子裝置，并且通過以主要由諧振器的共振頻率決定的振蕩頻率而進行振蕩，從而生成時鐘信號。由振蕩器110生成的時鐘信號被供給至電子控制式燃料噴射裝置210、電子控制式ABS裝置220或電子控制式恒速行駛裝置230等。

電子控制式燃料噴射裝置210以與從振蕩器110供給的時鐘信號同步的方式而進行動作，并且在汽油發動機等預混合燃燒發動機中，在預定的正時將液體的燃料以霧狀向進氣噴射。電子控制式ABS(防抱死系統)裝置220以與從振蕩器110供給的時鐘信號同步的方式而進行動作，在以進行制動的方式而實施了操作時，重復如下動作，即，逐漸地對制動器強力地進行驅動，當移動體開始滑動時暫時釋放制動器然后再次進行驅動。電子控制式恒速行駛裝置230以與從振蕩器110供給的時鐘信號同步的方式而進行動作，并且在對移動體的速度進行監視的同時對加速器或制動器等進行控制，以使移動體的速度成為恒定。

根據本實施方式，通過使用在維持對配置有功能元件的空洞進行覆蓋的蓋部的強度的同時被小型化的電子裝置，從而能夠提供一種生成時鐘信號的振蕩器被小型化的移動體。

雖然在上述的實施方式中，對空腔被形成在半導體基板的溝槽內的電子裝置進行了說明，但是本發明并不限定于以上所說明的實施方式。例如，本發明也能夠在空腔被形成于基板上的電子裝置中進行利用，并且在該技術領域中具有公知常識的人員能夠在本發明的技術思想內進行多種變形。

另外，在本申請中，當言及在特定的A(以下稱為“A”)之上(或下)形成特定的B(以下稱為“B”)(B被形成)時，并不限定于在A之上(或下)直接形成B(B被形成)的情況。也包含在不妨礙本發明的作用效果的范圍內，在A之上(或下)隔著其他的部件而形成B(B被形成)的情況。

此外，在由與上(或下)的表現描述的結構中，并不一定被限定為一個方向，例如在言及在A之上(或下)形成B(B被形成)時，在將半導體裝置上下反轉而使用的情況下，也包括在A之下(或上)形成B(B被形成)的情況。

符號說明

10…基板；10a…溝槽；20…絕緣膜；30…側壁；40…諧振器；41…下部電極；42…上部電極；50…蓋部；51…第一層；51a…貫穿孔；52…第二層；52a…貫穿孔；53…抗蝕層；60…密封層；70、72…絕緣膜；71…犧牲膜；81、82…層間絕緣膜；91、92…雜質擴散區域；93…柵電極；101、103…接觸插塞；102、104…配線；A1…第一區域；A2…第二區域；110…振蕩器；111…分頻器；120…CPU；130…操作部；140…ROM；150…RAM；160…通信部；170…顯示部；180…聲音輸出部；190…計時部；200…控制部；210…電子控制式燃料噴射裝置；220…電子控制式ABS裝置；230…電子控制式恒速行駛裝置；QP1…P溝道MOS晶體管；QN1…N溝道MOS晶體管；R1…反饋電阻；C1、C2…電容器。