一種數模轉換器的制作方法

本發明涉及電子電路技術領域，尤其涉及一種數模轉換器。

背景技術：

在電池供電便攜式設備中，單端電壓輸出的數模轉換器是極其重要的模塊之一。電流舵型數模轉換器(Current Steering Digital toAnalog Converter)匹配精度高，響應速度高，應用廣泛。采用緩沖放大器將電流轉換為電壓，是實現電流舵型數模轉換器單端電壓輸出的一種主要技術。

圖1為現有技術的一種單端電壓輸出的基于電流舵的數模轉換器。電流舵模塊中有若干個開關電流單元。輸出運放被用來把電流轉換為輸出電壓，提高驅動負載的能力。反饋電阻Rfb和電流控制開關連接在輸出運放的負輸入端。輸出運放的正輸入端接偏置電壓Vp，Vp具有一個最小值，當Vp低于最小值時，開關電流單元不能正常工作。

由于運算放大器的虛短和虛斷的關系，流經反饋電阻Rfb的電流即為流入所述電流源陣列的總電流Io，則可以計算得到輸出電壓等于

Vout＝Io×Rfb+Vp (1)

由于Io的值取決于數字邏輯信號，并且Io的最小值為0，則Vout的最小值為Vp。對于采用兩個晶體管的共源共柵結構的開關電流單元，偏置電壓Vp的最小值是兩個過驅動電壓。如果采用180nm工藝，則偏置電壓Vp最小值通常為0.4V。也就是說，單端輸出的電流舵型數模轉換器的最小輸出電壓是0.4V。低壓低功耗應用會采用1.2V甚至更低電源電壓，上述0.4V的最小輸出電壓占1.2V電源電壓的三分之一，使得單端輸出的電流舵型數模轉換器無法應用到在低壓低功耗的產品中。

技術實現要素：

本發明實施例提出一種數模轉換器，能夠消除偏置電壓對輸出電壓擺幅的影響，降低輸出電壓的最小值，使得單端輸出的電流舵型數模轉換器能夠應用在低壓低功耗的產品中。

本發明實施例的數模轉換器包括譯碼器、電流舵模塊、電流源、第一運放、第一電阻；

所述電流舵模塊具有若干個開關電流單元，每個開關電流單元的輸出端連接到所述電流舵模塊的總電流節點；

所述譯碼器具有與所述若干個開關電流單元一一對應連接的若干個信號輸出端，用于將輸入的數字邏輯信號轉換為控制信號，控制相應的開關電流單元導通或截止；

所述第一運放的正相輸入端與偏置電壓連接；所述第一運放的輸出端為數模轉換器的電壓輸出端，并通過所述第一電阻連接到所述第一運放的負相輸入端；所述電流源的電流輸出端以及所述第一運放的負相輸入端連接到所述總電流節點。

作為更優選地，所述電流源為電壓控制型電流源。

在一種實施方式中，所述電流源包括第二運放、第一NMOS管、第一PMOS管、第二PMOS管以及第二電阻；

所述第二運放的正相輸入端與控制電壓連接；所述第二運放的輸出端與所述第一NMOS管的柵極連接；所述第二運放的負相輸入端與所述第一NMOS管的源極連接，并通過所述第二電阻接地；

所述第一NMOS管的漏極與所述第一PMOS管的漏極連接，并與所述第一PMOS管的柵極、所述第二PMOS管的柵極連接；所述第一PMOS管的源極與所述第二PMOS管的源極連接到電源電壓；第二PMOS管的漏極與所述電流源的電流輸出端連接。

作為更優選地，所述電流源還包括第三PMOS管、第三電阻以及第四電阻；

所述第二PMOS管的漏極與所述電流源的電流輸出端連接，具體為：

所述第二PMOS管的漏極與所述第三PMOS管的源極連接；所述第三PMOS管的漏極與所述電流源的電流輸出端連接；所述第三PMOS管的柵極通過所述第三電阻與所述電源電壓連接；所述第三PMOS管的柵極通過所述第四電阻接地。

作為更優選地，所述偏置電壓等于所述控制電壓。

在另一種實施方式中，所述電流源包括第二運放、第一PMOS管、第一NMOS管、第二NMOS管以及第二電阻；

所述第二運放的正相輸入端與控制電壓連接；所述第二運放的輸出端與所述第一PMOS管的柵極連接；所述第二運放的負相輸入端與所述第一PMOS管的源極連接，并通過所述第二電阻與電源電壓連接；

所述第一PMOS管的漏極與所述第一NMOS管的漏極連接，并與所述第一NMOS管的柵極、所述第二NMOS管的柵極連接；所述第一NMOS管的源極與所述第二NMOS管的源極接地；第二NMOS管的漏極與所述電流源的電流輸出端連接。

作為更優選地，所述電流源還包括第三NMOS管、第三電阻以及第四電阻；

所述第二NMOS管的漏極與所述電流源的電流輸出端連接，具體為：

所述第二NMOS管的漏極與所述第三NMOS管的源極連接；所述第三NMOS管的漏極與所述電流源的電流輸出端連接；所述第三NMOS管的柵極通過所述第三電阻與所述電源電壓連接；所述第三NMOS管的柵極通過所述第四電阻接地。

作為更優選地，所述偏置電壓等于所述控制電壓。

作為更優選地，所述開關電流單元包括子電流源以及開關；所述子電流源通過所述開關連接到所述總電流節點；所述開關的控制端連接到所述譯碼器相對應的一個信號輸出端。

作為更優選地，所述開關為第一晶體管；所述第一晶體管的第一連接極與所述總電流節點連接，所述第一晶體管的第二連接極與所述子電流源的輸出端連接；所述第一晶體管的控制極與所述譯碼器相對應的一個信號輸出端連接。

作為更優選地，所述開關電流單元還包括限流電阻以及第二晶體管；所述第二晶體管的第一連接極通過限流電阻接地或接電源；所述第二晶體管的第二連接極與所述子電流源的輸出端連接；所述第二晶體管的控制極與所述第一晶體管的控制極的反相信號連接。

作為更優選地，所述數字邏輯信號為N位，所述電流舵模塊包括2^N-1個所述開關電流單元，且每個所述開關電流單元的導通電流均為Iu；

則流經所述總電流節點的電流Io＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀)

其中，b_N-1,b_N-2...b₁,b₀為所述數字邏輯信號的N個具體值。

作為更優選地，所述數模轉換器還包括輸入寄存器；所述輸入寄存器與所述譯碼器的輸入端連接，用于對待輸入到所述譯碼器的數字邏輯信號進行鎖存相比于現有技術，本發明實施例的有益效果在于：本發明提供了一種數模轉換器，包括譯碼器、電流舵模塊、電流源、第一運放、第一電阻；所述電流舵模塊具有若干個開關電流單元，每個開關電流單元的輸出端連接到所述電流舵模塊的總電流節點；所述譯碼器具有與所述若干個開關電流單元一一對應連接的若干個信號輸出端，用于將輸入的數字邏輯信號轉換為控制信號，控制相應的開關電流單元導通或截止；所述第一運放的正相輸入端與偏置電壓連接；所述第一運放的輸出端為數模轉換器的電壓輸出端，并通過所述第一電阻連接到所述第一運放的負相輸入端；所述電流源的電流輸出端以及所述第一運放的負相輸入端連接到所述總電流節點。本發明采用一種電流源來產生一個偏置電流Ib，這個偏置電流注入到輸出運放的負輸入端，流過第一電阻R1產生壓降Ib×R1，這個壓降Ib×R1和偏置電壓Vp的差值是數模轉換器輸出電壓的最小值。當它們大小匹配時，數模轉換器的輸出電壓最小值能到電源地，從而可以實現軌到軌輸出電壓。本發明能夠消除偏置電壓對輸出電壓擺幅的影響，降低輸出電壓的最小值，使得單端輸出的電流舵型數模轉換器能夠應用在低壓低功耗的產品中。

附圖說明

圖1為現有技術的一種單端電壓輸出的基于電流舵的數模轉換器；

圖2是本發明實施例提供的一種數模轉換器的結構框圖；

圖3是本發明實施例中的電流源3的一種實施方式的電路圖；

圖4是本發明實施例中的電流源3的另一種實施方式的電路圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

如圖2所示，其是本發明實施例提供的一種數模轉換器的結構框圖。

所述數模轉換器包括譯碼器1、電流舵模塊2、電流源3、第一運放A1、第一電阻R1；

所述電流舵模塊2具有若干個開關電流單元，每個開關電流單元的輸出端連接到所述電流舵模塊2的總電流節點；

所述譯碼器1具有與所述若干個開關電流單元一一對應連接的若干個信號輸出端，用于將輸入的數字邏輯信號轉換為控制信號，控制相應的開關電流單元導通或截止；

所述第一運放的正相輸入端與偏置電壓連接；所述第一運放的輸出端為數模轉換器的電壓輸出端，并通過所述第一電阻連接到所述第一運放的負相輸入端；所述電流源的電流輸出端以及所述第一運放的負相輸入端連接到所述總電流節點。

由于所述第一運放A1“虛短”，可以得到流經所述總電流節點的電流Io等于所述電流源3的輸出電流Ib與流經所述第一電阻R1的反饋電流Ic之和，則所述數模轉換器的輸出電壓

Vout＝(Io-Ib)×R1+Vp＝Io×R1+Vp-Ib×R1 (2)

與現有技術的方案相比，本發明實施例引入了與總電流節點相連的電流源3，在計算數模轉換器的輸出電壓Vout時，式(2)比式(1)增加了“-Ib×R1”這一項，從而能夠消除偏置電壓Vp對輸出電壓Vout擺幅的影響，減小了Vout的最小值，使得單端輸出的電流舵型數模轉換器能夠應用在低壓低功耗的產品中。

作為更優選地，當Vp-Ib×R1＝0時，Vout的最小值為0，可以實現軌到軌的目標。

作為更優選地，數模轉換器還包括輸入寄存器4；所述輸入寄存器4與所述譯碼器1的輸入端連接，用于對待輸入到所述譯碼器1的數字邏輯信號進行鎖存。

具體地，所述開關電流單元包括子電流源以及開關；所述子電流源通過所述開關連接到所述總電流節點；所述開關的控制端連接到所述譯碼器1相對應的一個信號輸出端。

在本實施例中，所述開關為第一晶體管；所述第一晶體管的第一連接極與所述總電流節點連接，所述第一晶體管的第二連接極與所述子電流源的輸出端連接；所述第一晶體管的控制極與所述譯碼器1相對應的一個信號輸出端連接。

作為更優選地，所述開關電流單元還包括限流電阻以及第二晶體管；所述第二晶體管的第一連接極通過限流電阻接地或接電源；所述第二晶體管的第二連接極與所述子電流源的輸出端連接；所述第二晶體管的控制極與所述第一晶體管的控制極的反相信號連接。由于第一晶體管和所述第二晶體管互補，因此兩者必然有且只有一個是導通的，使得所述子電流源可以一直保持導通的狀態，減少了所述子電流源因為開關而產生的響應時間，提高了整個數模轉換器的響應速度。

在本實施例中，所述數字邏輯信號為N位，所述電流舵模塊2包括2^N-1個所述開關電流單元，且每個所述開關電流單元的導通電流均為Iu；則流經所述總電流節點的電流

Io＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀) (3)

其中，b_N-1,b_N-2...b₁,b₀為所述數字邏輯信號的N個具體值，由所述數字邏輯信號來決定多少個電流支路是導通的。

結合式(2)和式(3)可以得到數模轉換器的輸出電壓

Vout＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀)×R1+Vp-Ib×R1 (4)

例如，取N＝3，則所述電流舵模塊2中有7個開關電流單元；輸入到譯碼器1的3位數字邏輯信號從高位到低位分別為(1，0，1)，則需要控制5個開關電流單元導通。譯碼器1接收到(1，0，1)的數字邏輯信號后，生成用于使5個開關電流單元導通的控制信號(0，0，1，1，1，1，1)；其中，控制信號中的每一位對應于所述電流舵模塊2的一個開關，當控制信號為0時，對應的開關關斷使得相應的開關電流單元截止，當控制信號為1時，對應的開關閉合使得相應的開關電流導通。需要說明的是控制信號中的“1”出現的位置可以是隨機的，也可以是優先從低位分配，只要滿足有5個“1”使得5個開關電流單元導通的方案都屬于本發明的保護范圍內。

本發明的電流舵模塊2不限于上述的結構，還可以是包括N個所述開關電流單元，并且第1個開關電流單元的導通電流為Iu，第i+1個開關電流單元的導通電流為第i個開關電流單元的導通電流的兩倍，則流經所述總電流節點的電流Io＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀)

其中，b_N-1,b_N-2...b₁,b₀為所述數字邏輯信號的N個具體值，由所述數字邏輯信號來決定哪些電流支路是導通的。

作為更優選地，所述電流源3為電壓控制型電流源。

如圖3所示，其是本發明實施例中的電流源3的一種實施方式的電路圖。

在所述一種實施方式中，所述電流源3包括第二運放A2、第一NMOS管Mn1、第一PMOS管Mp1、第二PMOS管Mp2以及第二電阻R2；

所述第二運放A2的正相輸入端與控制電壓Vc連接；所述第二運放A2的輸出端與所述第一NMOS管Mn1的柵極連接；所述第二運放A2的負相輸入端與所述第一NMOS管Mn1的源極連接，并通過所述第二電阻R2接地；

所述第一NMOS管Mn1的漏極與所述第一PMOS管Mp1的漏極連接，并與所述第一PMOS管Mp1的柵極、所述第二PMOS管Mp2的柵極連接；所述第一PMOS管Mp1的源極與所述第二PMOS管Mp2的源極連接到電源電壓Vdd；第二PMOS管Mp2的漏極與所述電流源3的電流輸出端連接。

其中，所述第二運放A2、所述第一NMOS管Mn1以及所述第二電阻R2用于產生電流Ib0，Ib0＝Vc/R2。所述第一PMOS管Mp1與所述第二PMOS管Mp2用于產生Ib0的鏡像電流，即所述電流源3的輸出電流Ib，Ib＝Ib0＝Vc/R2。

則結合式(4)可以得到數模轉換器的輸出電壓

Vout＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀)×R1+Vp-Vc×R1/R2 (5)

作為更優選地，所述電流源3還包括第三PMOS管Mp3、第三電阻R3以及第四電阻R4；

所述第二PMOS管Mp2的漏極與所述電流源3的電流輸出端連接，具體為：

所述第二PMOS管Mp2的漏極與所述第三PMOS管Mp3的源極連接；所述第三PMOS管Mp3的漏極與所述電流源3的電流輸出端連接；所述第三PMOS管Mp3的柵極通過所述第三電阻R3與所述電源電壓Vdd連接；所述第三PMOS管Mp3的柵極通過所述第四電阻R4接地。

由于存在短溝道調制效應，如果沒有第三PMOS管PMp3，第一運放A1的負相輸入端的電壓波動會直接影響第二PMOS管Mp2的源漏電壓從而影響Ib，Ib的偏差會導致數模轉換器輸出電壓錯誤；存在第三PMOS管Mp3部分時，由于第三PMOS管Mp3是共源共柵連接方式，第二PMOS管Mp2的源漏電壓主要由Mp3和R3、R4決定，所以Mp3能隔離第一運放A1的負相輸入端的電壓波動對Mp2的影響，從而使輸出電流Ib更穩定。

作為更優選地，所述控制電壓Vc等于所述偏置電壓Vp。例如，可以將第一運放A1的正相輸入端與第二運放A2的正相輸入端同時連接到同一電壓源。當所述偏置電壓Vp等于所述第一直流電壓時，式(5)可以變形得到

Vout＝Iu×(2^N-1×b_N-1+2^N-2×b_N-2+...+2×b₁+b₀)×R1+Vp(1-R1/R2) (6)

此時通過調節R1和R2的比值即可調節Vout的最小值，并且當R1等于R2時，Vout的最小值等于0，達到最大的擺幅，實現軌到軌的目的。通過設計第一電阻R1與第二電阻R2的匹配比值來決定數模轉換器輸出電壓的最小值大小，使得輸出電壓的最小值對電源電壓Vdd、工藝和溫度的變化顯得更穩健。

需要說明的是，采用本實施方式的電流源3時，所述電流舵模塊2應當為輸入Io的狀態。

如圖4所示，其是本發明實施例中的電流源3的另一種實施方式的電路圖。

在所述另一種實施方式中，所述電流源3包括第二運放A2、第一PMOS管Mp1、第一NMOS管Mn1、第二NMOS管Mn2以及第二電阻R2；

所述第二運放A2的正相輸入端與控制電壓Vc連接；所述第二運放A2的輸出端與所述第一PMOS管Mp1的柵極連接；所述第二運放A2的負相輸入端與所述第一PMOS管Mp1的源極連接，并通過所述第二電阻R2與電源電壓Vdd連接；

所述第一PMOS管Mp1的漏極與所述第一NMOS管Mn1的漏極連接，并與所述第一NMOS管Mn1的柵極、所述第二NMOS管Mn2的柵極連接；所述第一NMOS管Mn1的源極與所述第二NMOS管Mn2的源極接地；第二NMOS管Mn2的漏極與所述電流源3的電流輸出端連接。

作為更優選地，所述電流源3還包括第三NMOS管Mn3、第三電阻R3以及第四電阻R4；

所述第二NMOS管Mn2的漏極與所述電流源3的電流輸出端連接，具體為：

所述第二NMOS管Mn2的漏極與所述第三NMOS管Mn3的源極連接；所述第三NMOS管Mn3的漏極與所述電流源3的電流輸出端連接；所述第三NMOS管Mn3的柵極通過所述第三電阻R3與所述電源電壓Vdd連接；所述第三NMOS管Mn3的柵極通過所述第三電阻R3接地。

作為更優選地，所述控制電壓Vc等于所述偏置電壓Vp。

需要說明的是，采用本實施方式的電流源3時，所述電流舵模塊2應當為輸出Io的狀態。

需要說明的是，圖4所示的電流源3的實施方式與圖3所示的電流源3的實施方式的區別僅在于所采用的MOS管的類型不同以及相應的電路連接不同，兩者實施的原理以及有益效果是基本相同的，因而不再贅述。

相比于現有技術，本發明實施例的有益效果在于：本發明提供了一種數模轉換器，包括譯碼器、電流舵模塊、電流源、第一運放、第一電阻；所述電流舵模塊具有若干個開關電流單元，每個開關電流單元的輸出端連接到所述電流舵模塊的總電流節點；所述譯碼器具有與所述若干個開關電流單元一一對應連接的若干個信號輸出端，用于將輸入的數字邏輯信號轉換為控制信號，控制相應的開關電流單元導通或截止；所述第一運放的正相輸入端與偏置電壓連接；所述第一運放的輸出端為數模轉換器的電壓輸出端，并通過所述第一電阻連接到所述第一運放的負相輸入端；所述電流源的電流輸出端以及所述第一運放的負相輸入端連接到所述總電流節點。本發明采用一種電流源來產生一個偏置電流Ib，這個偏置電流注入到輸出運放的負輸入端，流過第一電阻R1產生壓降Ib×R1，這個壓降Ib×R1和偏置電壓Vp的差值是數模轉換器輸出電壓的最小值。當它們大小匹配時，數模轉換器的輸出電壓最小值能到電源地，從而可以實現軌到軌輸出電壓。本發明能夠消除偏置電壓對輸出電壓擺幅的影響，降低輸出電壓的最小值，使得單端輸出的電流舵型數模轉換器能夠應用在低壓低功耗的產品中。

以上所述是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發明的保護范圍。