一種超低功耗數模混合集成熔絲修調電路及熔絲修調方法與流程

本發明屬于集成電路領域，具體涉及一種應用于超低功耗數模混合集成電路的熔絲修調技術。

背景技術：

近幾十年來，集成電路的發展基本遵循摩爾定律，目前已經進入納米尺度。隨著器件尺寸的不斷縮小，集成度的不斷提高，微型化、高性能的產品不僅登上了市場舞臺而且受到廣泛歡迎。例如，日常消費電子領域的可穿戴智能設備以及生物醫療領域的植入式醫療電子設備都在人們的日常生活中扮演著越來越重要的角色。由于大多數這類設備采用電池供電，所以其核心集成電路的功耗成為決定其使用壽命的關鍵因素，這對集成電路設計提出了苛刻的功耗要求。

另一方面，隨著對微型化集成電路的性能指標要求越來越高，集成電路面臨高精度的挑戰日趨明顯。例如，對于系統內部作為標尺的基準電壓、基準電流以及振蕩器等模塊，都要求達到很高的精度。然而，由于受到工藝制造誤差的影響，這些模塊的性能都會存在一定的離散和偏移，這就需要對這些模塊進行修調。

傳統的熔絲修調方法如圖1所示。熔絲FUSE與電阻R并聯，理想情況下，熔絲FUSE未熔斷時電阻為零，表現為短路；熔斷時電阻為無窮大，表現為開路。這樣可以控制電阻R的接入與否從而進行修調。實際情況中，熔絲未熔斷時阻值為幾毫歐到幾歐，熔斷后阻值為幾百千歐到幾十兆歐。對于一般的集成電路，由于電阻R阻值較小，在五百歐以內，所以熔斷后的熔絲并聯在電阻R兩端不會對并聯總電阻產生大的影響，可以近似視為開路。但是對于超低功耗的應用，由于電阻R阻值較大，約為幾十千歐到幾百千歐，所以熔斷后的熔絲會大大影響并聯總電阻的阻值，影響修調效果和電路性能。因此，對于要求超低功耗的數模混合集成電路，傳統的熔絲修調方法已不適用。

技術實現要素：

針對超低功耗數模混合集成電路中傳統熔絲修調技術在熔絲熔斷情況下無法正確修調的問題，本發明提出了一種新的熔絲修調技術。該技術能夠根據熔絲熔斷與否產生不同的控制電壓，控制開關管的通斷從而實現修調電阻的接入選擇。電路結構簡單，功耗極低，適用于超低功耗數模混合集成電路。

具體地，提出一種超低功耗數模混合集成熔絲修調電路，所述修調電路的結構如下：

第一反相器的輸入端接第二MOS管的柵極，第一反相器的輸出端接第二反相器的輸入端和第三MOS管的柵極；第二反相器的輸入端還與第三MOS管的柵極連接，輸出端接第一MOS管的柵極；第一MOS管的源極接電源電壓，漏極分別接第二MOS管的漏極、第三MOS管的漏極以及熔絲的第一端；第二MOS管源極接第三反相器的輸入端和第四反相器的輸出端以及第三MOS管的源極；第三MOS管源極接第三反相器的輸入端和第四反相器的輸出端以及第二MOS管的源極；第三反相器的輸入端接第二MOS管和第三MOS管的源極以及第四反相器的輸出端，輸出端接第四MOS管的柵極和第四反相器的輸入端；第四反相器的輸入端接第四MOS管的柵極和第三反相器的輸出端，輸出端接第二MOS管和第三MOS管的源極以及第三反相器的輸入端；第四MOS管的柵極接第三反相器的輸出端和第四反相器的輸入端，源極接電阻的一端，漏極接電阻的另一端；熔絲的第二端接公共地。

優選地，所述第一反相器的輸入端接第二MOS管的柵極，作為整個電路的輸入端。

優選地，所述電路的輸入信號為集成電路系統內部的上電復位信號。

優選地，第一MOS管和第二MOS管為P型MOS管，第三MOS管和第四MOS管為N型MOS管。

優選地，第二MOS管和第三MOS管構成CMOS開關，第三反相器和第四反相器構成雙穩態鎖存電路。

優選地，所述熔絲電阻小于200歐，所述熔絲的熔斷電阻大于200千歐。

本發明還提出另一種調修電路，所述修調電路的結構如下：

第一反相器的輸入端接第二三極管的基極，第一反相器的輸出端接第二反相器的輸入端和第三三極管的基極；第二反相器的輸入端還與第三三極管的基極連接，輸出端接第一三極管的基極；第一三極管的發射極接電源電壓，集電極分別接第二三極管的集電極、第三三極管的集電極以及熔絲的第一端；第二三極管發射極接第三反相器的輸入端和第四反相器的輸出端以及第三三極管的發射極；第三三極管發射極接第三反相器的輸入端和第四反相器的輸出端以及第二三極管的發射極；第三反相器的輸入端接第二三極管和第三三極管的發射極以及第四反相器的輸出端，輸出端接第四三極管的基極和第四反相器的輸入端；第四反相器的輸入端接第四三極管的基極和第三反相器的輸出端，輸出端接第二三極管和第三三極管的發射極以及第三反相器的輸入端；第四三極管的基極接第三反相器的輸出端和第四反相器的輸入端，發射極接電阻的一端，集電極接電阻的另一端；熔絲的第二端接公共地。

本發明還提出一種使用前述電路的熔絲修調方法，其特征在于，所屬方法包括如下步驟：

根據熔絲熔斷和未熔斷時的電阻不同判別得出相應的控制低電平和控制高電平；初始化過程，初始化上電復位信號為低電平；判別過程，輸入端信號變高，第三反相器和第四反相器構成正反饋鎖存系統，拉動第二MOS管和第三MOS管的源極電壓和第四MOS管的柵極電壓，達到鎖定狀態；所述鎖定狀態的電路功耗為零。

優選地，所述初始化過程中，熔絲熔斷情況下，第二和第三MOS管的源極電壓Vlat高于熔絲FUSE第一端電壓Vfu；熔絲未熔斷情況下，第二和第三MOS管的源極電壓Vlat低于熔絲FUSE第一端電壓Vfu。

優選地，所述判別過程中，熔絲熔斷情況下，第二MOS管和第三MOS管的源極電壓上拉到電源電壓，第四MOS管的柵極電壓下拉到公共地；熔絲未熔斷情況下，第二MOS管和第三MOS管的源極電壓下拉到公共地，第四MOS管的柵極電壓上拉到電源電壓。

本發明與現有技術相比，具有以下有益效果：

第一，電路結構簡單，整個電路僅包含四個MOS反相器和四個MOS晶體管，應用于大規模熔絲修調時可以有效避免修調控制模塊帶來過大的硬件開銷。

第二，利用系統內部的上電復位信號RST進行初始化，充分利用了數模混合集成電路系統的控制信號，避免了設計更復雜的電路產生初始化信號，有效減小了電路規模和芯片面積。

第三，功耗極低，主要功耗來源于初始化過程，也就是RST信號為低的時間，這個過程持續時間極短，電路的功耗很有限，之后RST信號變高，進入判別過程，雙穩態鎖存電路迅速正反饋得出結果，幾乎不產生功耗。

第四，電路適用的熔斷和未熔斷電阻范圍更廣，在熔絲電阻小于200歐、熔斷電阻大于200千歐的條件下本發明設計的熔絲修調控制電路都可以正常工作，產生正確的控制電平Vctr。

第五，控制信號Vctr與電源電壓VDD或者公共地GND相連通，有強力的上拉或下拉通道，由于不考慮響應時間，驅動大尺寸MOS管M4也沒有任何困難。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1為傳統的熔絲修調技術原理圖；

圖2為本發明提出的熔絲修調技術原理圖；

圖3為熔絲熔斷情況下(200KΩ)的電壓仿真結果圖；

圖4為熔絲熔斷情況下(200KΩ)的電流仿真結果圖；

圖5為熔絲未熔斷情況下(200Ω)的電壓仿真結果圖；

圖6為熔絲未熔斷情況下(200Ω)的電流仿真結果圖。

具體實施方式

下面結合附圖1-6，進一步闡述本發明。應理解，這些實施例僅用于說明本發明而不用于限制本發明的范圍。此外應理解，在閱讀了本發明講授的內容之后，本領域技術人員可以對本發明作各種改動或修改，這些等價形式同樣落于本申請所附權利要求書所限定的范圍。

如圖2所示，電路包括四個反相器，分別是INV1、INV2、INV3和INV4；四個MOS晶體管，分別是M1、M2、M3和M4；一個熔絲，表示為FUSE。電路的輸入信號為系統內部的上電復位信號RST。反相器INV1的輸入端接MOS管M2的柵極，作為整個電路的輸入端，反相器INV1的輸出端接反相器INV2的輸入端和MOS管M3的柵極。反相器INV2的輸入端接反相器INV1的輸出端和MOS管M3的柵極，輸出端接MOS管M1的柵極。反相器INV3的輸入端接MOS管M2和MOS管M3的源極以及反相器INV4的輸出端，輸出端接MOS管M4的柵極和反相器INV4的輸入端。反相器INV4的輸入端接MOS管M4的柵極和反相器INV3的輸出端，輸出端接MOS管M2和MOS管M3的源極以及反相器INV3的輸入端。MOS管M1的柵極接反相器INV2的輸出端，源極接電源電壓VDD，漏極接MOS管M2和MOS管M3的漏極以及熔絲FUSE的上端。MOS管M2的柵極接反相器INV1的輸入端，源極接反相器INV3的輸入端和反相器INV4的輸出端以及MOS管M3的源極，漏極接MOS管M1和MOS管M3的漏極以及熔絲FUSE的上端。MOS管M3的柵極接反相器INV1的輸出端和反相器INV2的輸入端，源極接反相器INV3的輸入端和反相器INV4的輸出端以及MOS管M2的源極，漏極接MOS管M1和MOS管M2的漏極以及熔絲FUSE的上端。MOS管M4的柵極接反相器INV3的輸出端和反相器INV4的輸入端，源極接電阻R的下端，漏極接電阻R的上端。熔絲FUSE上端接MOS管M1、MOS管M2和MOS管M3的漏極，下端接公共地GND。

在上述四個MOS管中，MOS管M1和MOS管M2為P型MOS管，MOS管M3和MOS管M4為N型MOS管。MOS管M2和MOS管M3構成CMOS開關，反相器INV3和反相器INV4構成雙穩態鎖存電路。

圖2中的熔絲修調控制電路一共包括4個反相器，4個MOS管和1個熔絲。注意本發明所保護的范圍不局限于這里描述的實例。在本實例中，晶體管均使用的MOS管，當然，可以使用三極管代替MOS管。在這種情況下，用三極管基極代替MOS管柵極，用集電極代替漏極，用發射極代替源極。

下面結合附圖3-6，通過實例對本發明作進一步說明，但不構成對本發明的限制。本實例的電路級別仿真采用HHNEC 0.35μm BCD工藝，并使用Cadence公司的Spectre工具在ADE(模擬集成電路設計自動化仿真軟件)環境下進行仿真，電路工作的電源電壓為2.8V。

在電路上電工作前，先要進行熔絲修調。熔絲修調是在封裝前的裸片上進行的，修調過程中根據修調目標有的熔絲需要熔斷，有的則保留，不作任何處理。對熔絲進行熔斷處理時，需要在熔絲兩端加一個固定的電壓，并保持一定的時間。這樣就有一個穩定的較大的電流流經熔絲，引發電遷移，導致大量的原子運動，最終在電遷移處形成空洞。理想情況下，熔絲熔斷后可以視為開路，阻抗無窮大，但實際操作中，由于制造工藝、熔斷方式等的不同，熔斷后的熔絲電阻并不是無窮大，而是在幾百千歐到幾十兆歐不等。同時，在熔絲未熔斷時，也存在幾毫歐到幾歐的電阻。這樣一來，熔絲修調控制電路就需要根據熔絲熔斷和未熔斷時的電阻不同判別得出相應的控制低電平和控制高電平。

芯片上電后，熔絲修調控制電路開始工作，其工作過程包括初始化過程和判別過程，最后進入鎖定狀態。下面分兩種情況進行說明：熔絲熔斷，顯示高阻值；熔絲未熔斷，顯示低阻值。

情況一，熔絲熔斷。上電復位信號RST在初始化階段為低電平，經過反相器INV1得到的信號RST_N為高電平，再經過反相器INV2得到的信號為低電平，該信號控制MOS管M1的通斷。由于M1的柵極為低電平，所以M1導通，電流由VDD經M1輸出。與此同時，由于RST信號控制PMOS開關管M2的柵極，RST_N控制NMOS開關管M3的柵極，所以M2、M3導通，M2和M3構成的CMOS開關導通。由于熔斷電阻很大，所以通電流后熔絲FUSE上端電壓Vfu為高電壓，該信號經過反相器INV3反向，輸出低電壓，也就是MOS管M4柵極的控制信號Vctr為低電壓。該信號是反相器INV4的輸入端，這樣一來，反相器INV4內部的PMOS管導通而NMOS管截止，電流通過PMOS管從VDD輸出，通過M2和M3構成的CMOS開關注入熔絲支路，進一步增大了熔絲FUSE上端電壓Vfu。同時由于CMOS開關存在導通電阻，所以Vlat比Vfu電壓更高，能夠有效避免進入判別死區，有利于之后判別階段的進行。

初始化過程結束后進入判別階段。RST信號變高，經過反相器INV 1得到的信號RST_N為低電平，再經過反相器INV2得到的信號為高電平，該信號控制MOS管M1的通斷。由于M1的柵極為高電平，所以M1關斷，沒有電流輸出。與此同時，由于控制PMOS開關管M2的RST信號為高，控制NMOS開關管M3的RST_N信號為低，所以M2、M3關斷，M2和M3構成的CMOS開關斷開。這樣一來，INV3和INV4就構成了一個正反饋鎖存系統。由于Vlat為高電平，經過INV3得到低電平，再經過INV4得到一個更高的高電平，從而使Vlat上拉，如此正反饋循環，最終Vlat通過INV4內部的PMOS管上拉到電源電壓VDD，而Vctr通過INV3內部的NMOS管下拉到公共地GND，達到鎖定狀態。此時M4的柵極電壓為零，M4關斷，電阻R接入主電路。在這種狀態下，由于M1關斷，電流從VDD經M1和熔絲到GND的通路被打斷。由于M2和M3關斷，電流從VDD經INV4內部PMOS管、CMOS開關和熔絲到GND的通路被打斷。Vlat和Vctr分別被上拉到VDD和下拉到GND，也沒有電流流過。所以在判別結束后的鎖定狀態電路功耗為零。

情況二，熔絲未熔斷。上電復位信號RST在初始化階段為低電平，經過反相器INV1得到的信號RST_N為高電平，再經過反相器INV2得到的信號為低電平，該信號控制MOS管M1的通斷。由于M1的柵極為低電平，所以M1導通，電流由VDD經M1輸出。與此同時，由于RST信號控制PMOS開關管M2的柵極，RST_N控制NMOS開關管M3的柵極，所以M2、M3導通，M2和M3構成的CMOS開關導通。由于熔絲電阻很小，所以通電流后熔絲FUSE上端電壓Vfu為低電壓，該信號經過反相器INV3反向，輸出高電壓，也就是MOS管M4柵極的控制信號Vctr為高電壓。該信號是反相器INV4的輸入端，這樣一來，反相器INV4內部的NMOS管導通而PMOS管截止，從M1輸出的電流除了流經熔絲FUSE外，還有一小部分通過CMOS開關和INV4內部的NMOS管注入GND。這樣一來流經熔絲FUSE的電流變小，顯示在熔絲FUSE上端的電壓Vfu變低。同時由于CMOS開關存在導通電阻，所以Vlat比Vfu電壓更低，能夠有效避免進入判別死區，有利于之后判別階段的進行。

初始化過程結束后進入判別階段。RST信號變高，經過反相器INV1得到的信號RST_N為低電平，再經過反相器INV2得到的信號為高電平，該信號控制MOS管M1的通斷。由于M1的柵極為高電平，所以M1關斷，沒有電流輸出。與此同時，由于控制PMOS開關管M2的RST信號為高，控制NMOS開關管M3的RST_N信號為低，所以M2、M3關斷，M2和M3構成的CMOS開關斷開。這樣一來，INV3和INV4就構成了一個正反饋鎖存系統。由于Vlat為低電平，經過INV3得到高電平，再經過INV4得到一個更低的低電平，從而使Vlat下拉，如此正反饋循環，最終Vlat通過INV4內部的NMOS管下拉到公共地GND，而Vctr通過INV3內部的PMOS管上拉到電源電壓VDD，達到鎖定狀態。此時M4的柵極電壓為VDD，M4導通，電阻R被短路。在這種狀態下，由于M1關斷，電流從VDD經M1和熔絲到GND的通路被打斷。同樣地，電流從VDD經M1、CMOS開關和INV4內部NMOS管到GND的通路被打斷。Vlat和Vctr分別被下拉到GND和上拉到VDD，也沒有電流流過。所以在判別結束后的鎖定狀態電路功耗為零。

圖3-6中，電源電壓VDD由一個理想信號源產生，RST信號由一個啟動電路產生。在仿真時，對設計的熔絲電阻和熔斷電阻取臨界值，也就是最壞情況：熔絲電阻取200歐，熔斷電阻取200千歐。

圖3是熔絲熔斷情況下的電壓仿真結果。20us時電路上電，之后的約240us范圍內RST信號為低電平。在這段時間內，Vfu為2.781V，表現出高電平，Vlat為2.784V，略高于Vfu，控制信號Vctr為8.108nV，接近GND。RST信號變高后，Vfu降為2.283uV，接近GND，說明流經熔絲FUSE的電流幾乎為零。Vlat達到2.8V，Vctr低至7.736nV，說明已經達到鎖定狀態。

圖4是熔絲熔斷情況下的電流仿真結果。在RST信號為低的初始化階段，流經MOS管M1的電流為9.269uA，反相器INV4向CMOS開關輸出的電流為4.636uA，流經熔絲FUSE的電流為13.9uA，說明流經熔絲FUSE的電流來自MOS管M1和反相器INV4。整個電路的電流消耗為13.9uA，說明整個電路的電流消耗全部來自注入熔絲FUSE的兩路電流。在RST信號變高進入鎖定狀態后，各個支路的電流在pA水平，總的電流消耗為171.4pA，相比于初始化階段其電流消耗可以忽略不計。

圖5是熔絲未熔斷情況下的電壓仿真結果。20us時電路上電，之后的約240us范圍內RST信號為低電平。在這段時間內，Vfu為80.19mV，表現出低電平，Vlat為74.62mV，略低于Vfu，控制信號Vctr為2.8V，達到電源電壓。RST信號變高后，Vfu降為699.1pV，接近GND，說明流經熔絲FUSE的電流幾乎為零。Vlat低至7.736nV，Vctr達到2.8V，說明已經達到鎖定狀態。

圖6是熔絲未熔斷情況下的電流仿真結果。在RST信號為低的初始化階段，流經MOS管M1的電流為429.7uA，CMOS開關向反相器INV4輸出的電流為28.73uA，流經熔絲FUSE的電流為400.9uA，說明流經MOS管M1的電流分別注入了熔絲FUSE和反相器INV4。整個電路的電流消耗為429.7uA，說明整個電路的電流消耗全部來自流經MOS管M1的電流。在RST信號變高進入鎖定狀態后，各個支路的電流在pA水平，總的電流消耗為163.5pA，相比于初始化階段其電流消耗可以忽略不計。

可見，本發明能夠有效實現熔絲修調功能，根據熔絲熔斷前后的電阻大小不同輸出不同的控制電平，進而控制開關管的通斷選擇電阻的接入與否。由于響應時間并不是一個重要的考量參數，所以本發明可以驅動大尺寸開關管，更好地模擬開路與短路情況。從應用角度看，本發明設計的熔絲修調控制電路功耗很低，非常適合于超低功耗數模混合集成電路。由于功耗主要來源于初始化過程中電流管M1的輸出電流，所以在保證電路功能正確的前提下，盡量減小電流管M1的尺寸，可以實現功耗的優化。另一方面，本發明充分利用了集成電路系統內部的上電復位信號，避免了過多的電路開銷，結構簡單，性能穩定。

以上所述僅為本發明的較佳實例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。