過采樣Δ?Σ調制器的超低功耗雙量化器架構的制作方法

本發明涉及集成電路的領域，尤其涉及一種用于過采樣Σ-Δ調制器的低功耗雙量化架構。

背景技術：

在許多電子應用中，將模擬輸入信號轉換為數字輸出信號(例如，用于進一步的數字信號處理)。例如，在精度測量系統中，電子裝置被設置有一個或多個傳感器以進行測量，以及這些傳感器可產生模擬信號。然后該模擬信號被提供給模數轉換器(ADC)的輸入，以產生用于進一步處理的數字輸出信號。在另一實例中，天線基于在空氣中攜帶信息/信號的電磁波產生的模擬信號。由天線產生的模擬信號然后被作為輸入提供到ADC，以產生用于進一步處理的數字輸出信號。

模數轉換器可用于在許多地方，諸如寬帶通信系統，音響系統，接收器系統等。ADC應用于范圍廣泛的應用，包括通信，能源，醫療，儀器和測量，電機和電源控制，工業自動化和航空航天/國防。模數轉換器可以轉換表示現實世界現象的模擬電信號，例如，光，聲，溫度或壓力用于數字處理。

技術實現要素：

模數轉換器(ADC)的功耗是用于汽車和消費電子設備的一個重要的要求。ADC的一個特點是用于過采樣Σ-Δ調制器的雙量化架構。雙量化Δ-Σ調制器具有用于數字化環路濾波器的輸出的第一量化器和用于數字化量化器的輸入的第二量化器。然而，第二量化器的量化噪聲是高度相關的信號，并顯著降低了Δ-Σ調制器的頻譜。為了解決這個問題，作出到雙量化架構的改進，以取消數字化輸入端的第二量化器的量化噪聲。此外，該改進允許第二量化器以比第一量化器慢得多的采樣速率運行。有利地，該改進提供了調制器的功耗和總面積的降低。

附圖說明

為了提供本公開內容和其特征和優點的更完整的理解，結合附圖參考下面的描述，其中類似的參考數字表示相同的部件，其中：

圖1示出根據本公開的一些實施例的基本的Σ-Δ模數轉換器；

圖2示出根據本公開的一些實施例，用于過采樣Σ-Δ轉換器的雙量化架構；

圖3示出根據本公開的一些實施例，用于過采樣Σ-Δ轉換器的改性雙量化架構；

圖4是根據本公開的一些實施例的流程圖，示出用于通過具有雙量化架構的Δ-Σ調制器處理模擬輸入信號并產生數字輸出信號的低功率方法，所述數字輸出信號表示在Δ-Σ調制器的數字輸出的模擬輸入信號；

圖5示出根據本公開的一些實施例，用于過采樣Σ-Δ轉換器的修改后的雙量化架構的變型；和

圖6示出根據本公開的一些實施例，用于過采樣Σ-Δ轉換器的修改后的雙量化架構的另一變型。

具體實施方式

位模數轉換器(ADC)的基礎

模數轉換器(ADC)是轉換由模擬信號攜帶的連續物理量到數字位的電子設備，所述數字位表示量的幅度。該轉換涉及模擬輸入信號的量化，所以轉換會引入小量的誤差。通常，所述量化是通過對模擬輸入信號的周期采樣進行。結果是數字值序列(即，數字信號)，其已轉換連續時間和連續振幅模擬輸入信號到離散時間和離散幅度的數字信號。

ADC通常由以下的應用要求來定義：其功耗，其面積或硅上尺寸，其帶寬(它可以正確轉換為數字信號的模擬信號的頻率范圍內)，其分辨率(最大模擬信號可分為和表示在數字信號的離散電平數)，其信噪比(相對于ADC引入的噪聲，ADC可以如何準確測量信號)。模數轉換器(ADC)有許多不同的設計，其可根據應用要求進行選擇。每個應用可以具有不同的要求。某些應用可需要非常低的功率消耗，以及設計為低功耗是不普通的。

Δ-Σ模數轉換器(DS ADC)的理解

基于Δ-Σ(DS)調制的模數轉換器(ADC)(這里稱為“DS ADC”，或在某些情況下，如“DS調制器”)已被廣泛用于數字音頻和高精密儀器儀表系統。DS ADC通常提供了能夠以低成本高分辨率的優點將模擬輸入信號轉換成數字信號。通常情況下，DS ADC編碼器使用Δ-Σ調制器的模擬信號。量化器可用于該目的，例如采用低分辨率ADC。如果適用，DS ADC可以應用數字濾波器至DS調制器的輸出，以形成更高分辨率的數字輸出。

圖1示出示例性的Δ-Σ模數轉換器(DS ADC)。該DS ADC包括Δ-Σ調制器部分102。如果需要，DS ADC還可以包括溫度計代碼至二進制編碼器104。DS ADC的Δ-Σ調制部分102可以處理模擬輸入信號(“模擬IN”)，并在Δ-Σ調制器部分的數字輸出(“O”)產生表示模擬輸入信號的數字輸出信號(例如，溫度計代碼)。溫度計代碼至二進制編碼器104可基于所述數字輸出信號產生N位輸出。整體DS ADC因此能夠將模擬輸入信號轉換成N位輸出。

通常，Δ-Σ調制器部分102將包括環路濾波器106，量化器108(例如，粗糙ADC，多比特閃速ADC，等)，以及反饋數模轉換器(DAC)110。Δ-Σ調制器的原理操作涉及：(1)使用具有高過采樣率的量化器，和(2)使用環路濾波器執行與噪聲整形誤差的反饋。盡管量化器108是粗糙的(例如，對它自己，量化器可以引入顯著量的量化誤差)，以足夠高的過采樣率過采樣可以在很寬的帶寬分發量化噪聲，和噪聲整形可以推動量化噪聲到更高的頻率。如在圖1中看到地，環路濾波器106被包括以提供對Δ-Σ調制器誤差的反饋，和成形量化器108的基帶噪聲到更高的頻率。環路濾波器106的組成部分是一個或多個階段或積分器，和階段/積分器的數目取決于環路濾波器106的順序。高階環路濾波器可以提供更多的噪聲整形，但以復雜的成本、功率和面積為代價。為了提供錯誤反饋，通常是通過取原始模擬輸入信號和原始模擬輸入信號的重構版本(即，反饋信號)之間的差所產生誤差，這是使用數模轉換器(DAC)的反饋110產生。反饋DAC 110將在數字輸出O的數字輸出信號轉換回模擬信號作為反饋信號(即，原始的模擬輸入信號的重構版本)。根據環路濾波器的量級，更多的積分器和相應的反饋路徑(未示出)可以提供用于高階環路濾波器。

雙量化架構

修改圖1所示的基本Δ-Σ調制器的許多設計已經提出以用于解決各種設計要求。一個這樣的設計是雙量化結構，其目的是減少在信號鏈中的輸入信號的內容。圖2示出用于過采樣Σ-Δ轉換器的雙量化架構。在雙量化架構中，如由名稱表示兩個量化器被使用：ADC1 202和ADC2204。ADC1 202數字化該環路濾波器106的輸出，和ADC2 204(附加量化)數字化該模擬輸入信號(“模擬IN”)到Δ-Σ調制器。ADC2 204的輸出被添加到ADC1 202的輸出，以及環路濾波器106只處理ADC1202的量化噪聲。不帶附加量化器ADC2 204，環路濾波器將必須處理ADC1 202的量化噪聲和輸入信號。減少或除去在環路濾波器中的輸入信號內容，可以減少在Δ-Σ調制器中的信號擺動，從而放寬凈空要求。因此，整個Δ-Σ調制器可以使用消耗非常少功率的低電壓電路來實現。

雙量化架構可以如下理解。假設環路濾波器106是用離散時間積分器的第二級環路過濾器，每個積分可表示為：設W＝X+q₂，其中W是ADC2 204的輸出，X是到Δ-Σ調制器的模擬輸入信號，和q₂是ADC2204的量化噪聲。然后，Δ-Σ調制器的數字輸出(“Y”)如下：Y＝X+q₁(1-z^-1)²+q₂(1-z^-1)²，其中，q₁是ADC1 202的量化噪聲。圖2中所示的這種雙重量化體系結構的重要問題在于，使用ADC2 204引入了Δ-Σ調制器中的附加量化噪聲q₂。ADC2 204的量化噪聲q₂是高度相關的信號，其可顯著降低Y的頻譜內容，即使當量化噪聲q₂被第二階高通濾波器成形。

具有量化噪聲消除的改進的雙重量化架構

實現在雙量化架構附加ADC中的量化噪聲的問題，雙量化架構被修改，使得其他ADC的量化噪聲(基本上)在△-Σ調制器的數字輸出取消。圖3示出了根據本公開的一些實施例的用于過采樣Σ-Δ轉換器的改性雙量化架構。轉換器的Δ-Σ調制器部分可以是具有雙量化架構的(超)低功率Δ-Σ，其可處理模擬輸入信號(“X”)調制器并在數字輸出生成表示數字輸出信號(“Z”)的模擬輸入信號。Δ-Σ調制器具有環路濾波器302，具有數字輸出信號(“A”)的第一ADC(ADC1)304，具有數字輸出信號(“W”)的第二(ADC2)306，和反饋DAC 310。

對雙量化架構的改進涉及獲取ADC2 306的輸出(“W”)，其具有輸入信號X的數字表示和ADC2 306(W＝X+q₂)的量化噪聲q₂，和注入W至反饋路徑的DAC 310的反饋以及ADC1 304的數字輸出信號A。通過提供W至反饋DAC 310的輸入端，估算數字輸出信號(“A”)的Δ-Σ調制器的環路現在通過ADC2 306的輸出(“W”)中提供的估計協助。措辭不同地，通過提供具有輸入信號的粗略估計W的反饋DAC 310，處理輸入信號X和反饋DAC 310產生的反饋信號之間的差的高精度環路可以更好地估計并產生數字輸出信號。改進進一步涉及在ADC2 306的輸出增加數字信號處理塊STF’(z)308，其中，STF’(z)308是在z域中環路濾波器302的信號傳遞函數(STF)的數字再創造。在本實施例中，環路濾波器302是二階離散時間回路濾波器(雖然它不一定是二階離散時間回路濾波器)，并且在STF(z)可表示為：

STF(z)＝-2z^-1+z^-2

ADC2 306的濾波輸出B與數字輸出信號A因此相結合，數字輸出Z可以被表示為：

Z＝X+q₁(1-z^-1)-q₂(STF(z))+q₂(STF′(z))

當STF(z)和STF'(z)匹配時，則數字輸出Z減少到僅輸入X加上ADC1 304的頻譜整形量化噪聲q₁，和ADC2 306的量化噪聲q₂在△-Σ調制器的數字輸出有效地消除。有利地，ADC2 306的量化噪聲q₂消除還意味著ADC2 306的非線性不會影響△-Σ調制器的總頻譜。

改進的雙量化架構可以具有一個或多個有利特征來實現。因為ADC2306是在Δ-Σ調制器的環路之外，也可以運行以不同的速率ADC1 304和ADC2 306(其可以放寬ADC2 302的設計要求)。例如，(超)低功率Δ-Σ調制器可包括環路濾波器302(合適的階，例如，二階或更高)，用于處理Δ-Σ調制器的模擬輸入信號X和從反饋DAC 310的反饋信號之間的誤差，和第一模數轉換器(ADC1 304)，用于以第一采樣率數字化Δ-Σ調制器的環路濾波器302的輸出(基于采樣時鐘SCLK1)，和第二ADC(ADC2 306)，用于以與第一采樣率不同的第二采樣率(基于采樣時鐘SCLK2)數字化到Δ-Σ調制器的模擬輸入信號。第二ADC(ADC2306)的量化噪聲q₂在△-Σ調制器的數字輸出為取消。

反饋路徑現在處理ADC2 306的輸出W和ADC1 304的輸出A，以及Δ-Σ調制器包括第一組合部分302(例如，加法器或求和單元)，用于組合所述第一ADC(ADC1 304)的輸出端和第二ADC(ADC2 306)的輸出W以生成組合信號。反饋DAC 310轉換所組合的信號，以產生反饋信號。

為了取消第二ADC(ADC2 306)的量化噪聲q₂，Δ-Σ調制器包括第二組合部分312(例如，加法器或求和單元)，用于組合第一ADC(ADC1304)的輸出和第二ADC(ADC2 306)的濾波輸出B，以產生Δ-Σ調制器的數字輸出態。

表示環路濾波器的數字信號處理塊STF'(z)308可以處理第二ADC(ADC2 306)的輸出，并產生第二ADC(ADC2 306)的濾波輸出B。數字信號處理塊STF'(z)308可以包括匹配環路過濾的數字濾波器，用于過濾第二ADC2 306的輸出。在其中Σ-Δ調制器(例如，環路濾波器302)使用離散時間電路實施的實施例中，STF'(Z)308可以很好地匹配STF(Z)，因為二者都是在離散時間域。

返回ADC1 304和ADC2 306在不同的采樣速率運行，當ADC2 306的第二采樣率比ADC1 304的第一采樣率(顯著)慢(快采樣率通常意味著ADC會消耗更多的功率)時，Δ-Σ調制器可以實現超低功耗。換句話說，ADC2 306不必在調制器的時鐘速率操作(例如，ADC1 304的第一采樣率)。只需要ADC2 306的相對低的過采樣率，這導致在整個調制器的功耗大幅度減少。例如，ADC2 306可以4或8的過采樣比率工作。將在調制器的時鐘速率工作的唯一塊是STF'(z)308。放松ADC2 306的采樣速率意味著簡單(但速度較慢)ADC架構都可以使用。例如，ADC2 306可以使用逐次逼近寄存器(SAR)ADC結構來實現，這樣可以大大降低整個調制器的硅面積。

用于模數轉換的低功率方法

圖4是根據本公開的一些實施例的流程圖，示出用于通過具有雙量化架構的Δ-Σ調制器處理模擬輸入信號并產生數字輸出信號的低功率方法，所述數字輸出信號表示在Δ-Σ調制器的數字輸出的模擬輸入信號。示出的方法可以通過在圖3、5和6中所示的電路執行。環路濾波器處理模擬輸入信號和來自反饋數模轉換器(DAC)的反饋信號之間的誤差(任務602)。第一模數轉換器(ADC)以第一采樣率數字化Δ-Σ調制器的環路濾波器的輸出(任務604)。第二ADC在從第一采樣率不同的第二采樣率數字化Δ-Σ調制器的模擬輸入信號(任務606)。反饋數模轉換器(DAC)轉換組合第一ADC和第二ADC的輸出的組合信號，以產生反饋信號(任務608)。組合部分組合第一ADC的輸出和所述第二ADC的濾波輸出，以產生Δ-Σ調制器的數字輸出(任務610)。表示環路濾波器的數字處理塊濾波所述第二ADC的輸出，以產生所述第二ADC的濾波輸出。有利地，Δ-Σ調制器可以在△-Σ調制器的數字輸出取消所述第二ADC的量化噪聲。

混合環路濾波器

回到圖3，該示例示出了具有純粹離散時間電路的二階環路濾波器302(即，使用開關電容器電路實現)。在完整的離散時間設計中，開關電容器電路具有允許頻率縮放的固有優勢，這意味著當給出主時鐘以定時調制器時，該環路濾波器可以接受超低功率轉換器中的任何頻率時鐘。

特別地，(純粹離散時間)環路濾波器302的前端具有第一階段/積分器具有采樣網絡，這意味著第一階段/積分器具有大開關和大電容器(其中開關是由采樣時鐘驅動)。當采樣時鐘當時離散時間前端的開關，開關注入其諧波到Δ-Σ調制器(因此芯片)的模擬輸入引腳。模擬輸入引腳有通往板充當天線的引線，芯片會發射大量排放。對于一些應用，輻射排放可導致芯片失敗排放試驗。并非具有純粹離散時間電路，環路濾波器可以相反具有連續時間前端代替，使得該環路濾波器成為具有前端連續時間電路和后端離散時間電路的混合環路濾波器。

圖5示出根據本公開的一些實施例，用于過采樣Σ-Δ轉換器的修改后的雙量化架構的變型。環路濾波器502的連續時間前端和離散時間后端(在本文中稱為“CT-DT混合環路濾波器”)。在本實施例，其中，環路濾波器502是第二級環路過濾器，第一級504使用連續時間電路(例如，RC電路，由傳遞函數表示)實施，而第二級506由離散時間電路實現(例如，開關電容器電路，由傳遞函數表示)。因此，由DAC 310處理所述模擬輸入信號和反饋信號之間的誤差包括：使用連續時間前端(其可以具有積分器或級)和離散時間后端(其可以具有一個集成器或階段)處理誤差。連續時間前端的優點包括片上聯軸器和固有的抗混疊。對于環路濾波器502代替具有純粹的開關電容電路，前端能由連續時間電路來實現，即，使用電阻器、電容器以及運算放大器。從而，模擬輸入信號通過純輸入電阻到積分器(具有用反饋電容器負反饋的運算放大器)，不含任何開關。結果是具有可以驅動負載的連續時間前端，而不通過模擬輸入注入諧波到芯片。后端可以具有離散時間電路，而不會影響整個系統。在某些情況下，對于混合動力車的CT-DT環路濾波器，使用雙線性變換，設計者可以將離散時間前端轉換成連續時間前端(甚至高階離散時間回路濾波器)。

如果需要，無論是前端和后端，可由連續時間電路來實現。對于第二級環路過濾器，第一級504和第二級506都可以由連續時間電路來實現。

具有連續時間前端(或在環路濾波器任何連續時間電路)的一個問題在于：電路的R'和C'(電阻器和電容器)可導致前端的STF隨著過程、電壓和溫度變化改變。因此，總的STFΔ-Σ調制器將隨著處理、電壓和溫度變化而改變。當STF'(z)308匹配或跟蹤環路濾波器502的STF，可需要電路跟蹤變化的STF和這樣的電路在計算上要求很高。

為了實現具有前端的連續時間電路的優點，但不需要STF的跟蹤，可提供調諧電路508以調諧R’和連續時間前端C'(例如，第一級504)。調諧電路508的一個例子描述在US7095345(Nguyen等人)中，其在此將其全部引入作為參考。示例性調諧電路508可具有數字有限狀態機和模擬調諧電路，用于保持連續時間第一階段的RC乘積在跨越包括如下一個或多個的條件基本上恒定：過程，溫度，電源，和采樣率。具有離散電路的第二階段506不需要調整。因此，STF(z)和STF'(z)之間的任何失配可以保持最小，以便不影響Δ-Σ調制器的整體性能和頻譜內容。

在一些實施例中，調諧電路可以被提供以調諧具有連續時間前端和連續時間后端的連續時間回路濾波器。

在一些實施例中，連續時間前端包括改進的連續時間積分器，和積分器由調諧電路508控制。改進的連續時間積分器504可具有與輸入電阻器串聯的一對開關，以及放大器。該交換機可以通過調諧電路508控制。對于改進的連續時間積分器提供可編程電容器陣列(陣列包括許多電容器并聯作為積分器的反饋電容，并且單獨可控以切換進出電路)。可編程電容陣列由調諧電路508控制。調諧電路508可以包括數字有限狀態機和模擬控制塊。有限狀態機可以包括多個D觸發器和組合邏輯，以控制在模擬調諧電路中的可編程電容器陣列，以及在連續時間積分器中的電容器陣列。有限狀態機的實現可以是在硬件描述語言或簡單地通過手工設計。其結果是調諧電路508可控制連續時間前端的R'和C'。

簡化的主要量化和擾

再參照圖2，ADC1 202是傳統的多比特閃速ADC，它采用2R比較器，其中R是ADC1 202的分辨率。在一個示例中，ADC1具有8級，這意味著至少有8個比較器。當在超低功耗的設計環境中實施Δ-Σ調制器時，有大量的比較器是重大的缺點。此外，由環路設計決定，通過這些比較器的延遲要求是非常短的。這種快速的響應時間要求使得比較器設計非常耗電。

隨著由圖3所示的改進雙量化架構(5和6)，該環路濾波器現在僅主要處理ADC2的量化q₂誤差，ADC1不必是完整的多位快閃型ADC(根據傳統的Σ-Δ調制器的需要)。相反，ADC1(例如，圖3、圖5和6的ADC1 304)可降低以具有并產生至多三個輸出電平。例如，ADC1可以減少閃速ADC只有+1，-1和0輸出電平。使用降低的閃速ADC可以降低調制器芯片區域，因為不再需要快速的嵌入式閃存ADC。有利地，快速ADC可用于具有降低的復雜性，更小的面積，和由更低的功耗ADC1來實現。結果是超低功率多比特過采樣Σ-Δ調制器。

圖6示出根據本公開的一些實施例，改進后的雙量化架構的過采樣Σ-Δ轉換器的另一變型。除了減少復雜性，反饋DAC 310的線性是通過一個數據加擾器602改進，其采用動態元件匹配加擾組合的信號(W+A)的數字輸出信號。采用動態元件匹配加擾組合信號(W+A)可以平均出反饋DAC 310中子DAC的失配，以減少由反饋DAC 310產生的反饋信號的失真，這又可以提高Δ-Σ調制器的整體性能。為了實現動態元件匹配，數據加擾器602可擾亂組合信號(W+A)的數字輸出信號，例如以隨機的方式，通過使用控制開關矩陣的隨機代碼，用于路由反饋DAC 310的子DAC的組合信號(W+A)的數字輸出信號。隨機碼可以控制路由，使得子DAC隨機選定或使用，因此來自子DAC的噪聲進行調制。雖然由于環路設計的嚴格的延遲時序要求，一些設計師擔心通過數據加擾器602所產生的延遲，三級動態元件匹配數據打亂不需要大量電路或過度延遲。因此，該數據加擾器602可以最小的延遲反饋路徑來實現，從而最低限度地影響了Δ-Σ調制器的環路延遲。

ADC2與ADC1的分辨率

隨著改進的雙量化架構，ADC2提供模擬輸入信號X的粗略估計。一般來說，ADC2將具有2W的分辨率，其中，W是所述調制器輸出的字寬度。在大多數情況下，ADC2的分辨率比ADC1更高。在操作過程中，ADC2轉換具有足夠高的分辨率的模擬輸入信號X，以匹配調制器輸出的分辨率(例如，4位分辨率)，而ADC1主要轉換ADC2(例如，1.5位分辨率)的量化噪聲q₂，因為ADC1的輸入圍繞0和1LSB附近波動。因為ADC2可以以低得多的采樣速率運行，它可以提供相對較高的分辨率的ADC，而不太多增加電路的復雜性，功率消耗，及區域(例如，使用諸如SAR ADC的簡單結構)。ADC2的其他結構被披露設想，其中包括：閃ADC、循環ADC和流水線ADC。

變化和實現

這里描述的實施例特別有用于低功耗、低電壓應用，如消費電子(例如，移動設備)，汽車電子等。在某些情況下，本文所討論的特征可以適用于其中低功率模擬-數字數據轉換是期望的設備，例如，穿戴式設備，用于因特網的分布式設備，感測設備，醫療設備，無線和有線通信，工業過程控制，音頻和視頻設備，以及其他基于數字處理系統。在一般情況下，具有有限功率的電子器件可以利用超低功率設計來執行數據轉換。

另外，在上述各實施例的討論中，電容器、時鐘、DFFS、分頻器、電感器、電阻器、放大器、開關、數字核心、晶體管和/或其它組件可容易地被替換，取代，或以其它方式修改，以適應特定的電路需求。此外，應該指出，使用互補的電子設備、硬件、軟件等提供用于實現本公開的教導的同樣可行選擇。

各種Δ-Σ調制器的配件/轉換器可包括電子電路以執行本文描述的功能。該電路可以在模擬域中，數字域，或在混合信號域操作。在一個示例實施例中，任何數量的圖的電路的可在相關聯的電子設備的電路板來實現。該板可以是一般的電路板，可以裝在電子設備的內部電子系統的各種組件，并進一步為其他外圍設備提供連接器。更具體地，電路板可以提供電連接，通過其該系統的其它部件可電通信。根據特定的配置需求、處理需求、計算機設計等，任何合適的處理器(包括數字信號處理器、微處理器、支撐芯片組等)、計算機可讀非臨時性存儲元件等可以被適當地聯接到所述板。其他組件(諸如，外部存儲、另外的傳感器、用于音頻/視頻顯示器的控制器以及外圍設備)可以通過電纜被連接到電路板插入式卡，或集成到板本身。

在另一示例實施例中，圖的電路可以被實現為單獨的模塊(例如，具有相關聯的部件和電路被配置為執行特定的應用程序或功能的設備)或實現為插件模塊到應用電子設備的特定硬件。需要注意，本公開的具體實施例可以容易地包括在芯片上(SOC)包的系統中，無論是在部分或全部。SOC表示計算機或其它電子系統的組件集成到單個芯片的IC。它可以包含數字、模擬、混合信號以及經常射頻功能：所有這些都可以在單個芯片襯底上提供。其他實施例可以包括多芯片模塊(MCM)，具有多個位于單一的電子封裝內并配置成彼此通過電子封裝密切相互作用獨立的IC。

此外，還必須要注意，所有的規格、尺寸以及且本文所概述的關系(例如，處理器，邏輯運算，數量等)只被提供用于示例的目的，僅教學。這樣的信息可以變化相當大，而不脫離本公開的精神，或實施例和所附權利要求的范圍。規格只適用于非限制性示例，因此，它們應被理解為這樣。在前面的描述中，示例實施例已經參考特定的處理器和/或部件安排描述。可以對這樣的實施方式進行各種修改和改變，而不脫離示例和所附權利要求的范圍。說明書和附圖相應地應被視為說明性的而不是限制性的意義。

注意，利用本文提供的許多例子，相互作用可以在兩個、三個、四個或更多個電部件來描述。然而，這已只為清楚和示例的目的進行。但是應當理解，該系統可以以任何合適的方式合并。沿著類似的設計方案，任何示出的組件、模塊和圖的元件可以以各種可能的配置相結合，所有這些顯然在本說明書的范圍之內。在某些情況下，可能會更容易通過只引用電元件的有限數量來描述一個或多個一組給定流的功能。但是應當理解的是，圖和其教導的電路是容易可擴展的，并且可以容納大量的組件，以及更復雜/精密的安排和配置。因此，提供的示例不應該限制范圍或抑制電路的廣泛教導為可能應用于無數其它架構。

注意，在本說明書中，包含在“一個實施例”、示例實施例”、“實施例”、“另一實施例”、“一些實施例”、“各種實施例”、“其他實施例”、“替代實施例”等中引用的各種特征(例如，元件、結構、模塊、組件、步驟、操作、特性等)旨在表示，任何這樣的功能都包含在本公開內容的一個或多個實施例，而是可或可以在相同的實施例被組合。

同樣重要的是要注意，相關的數據轉換功能，只示出了一些可能由被執行，或在可能的功能，在圖中所示的系統。其中的一些操作可被刪除或移除在適當情況下，或這些操作可以被修改或改變相當不脫離本公開的范圍。另外，這些操作的定時可以大大改變。前面的操作流程已經提供了用于示例和討論的目的。極大的靈活性通過在此描述的實施例提供，可以提供任何合適的布置、年表、配置和定時機制，而不脫離本公開的教導。

許多其它改變、替代、變化、改變和修改可以領域技術人員確定，它的目的是，本發明包括落入實施例和所附的權利要求的范圍內的所有這樣的改變、替換、變化、改變和修改。需要注意，上面描述的裝置的所有可選特征也可以相對于該方法或本文中所描述，并且可以在任何地方被使用在一個或多個實施例在實施例中具體過程中實施。