使用執行間接瞬時負載電流感測的驅動器電路操作混合功率器件的方法和系統與流程

本申請要求于2014年7月24日提交的美國臨時專利序列號62/028,349和于2014年7月24日提交的美國臨時申請序列號62/028,354的優先權。
技術領域：
本發明涉及集成電路器件，并且更具體地涉及用于功率開關應用的集成電路器件和操作該器件的方法。
背景技術：
：對于許多大功率應用，寬帶隙(WBG)功率器件(諸如SiC和GaN功率器件)可以提供相對于Si功率器件的優越的性能特征。例如，如在J.Burm等人在JournalofSemiconductorTechnologyandScience，Vol.6，No.3，pp.175-182，September(2006)上發表的名稱為“WideBand-GapFETsforHighPowerAmplifiers”的文章中公開的，具有在從大約2eV到大約6eV的范圍內的帶隙能量等級的寬帶隙半導體材料可以用來為功率放大器中的大功率生成提供高擊穿電壓，并為更好的隔離提供低介電常數和低耦連。類似的，如J.Reed等人在VehiclePowerandPropulsionConference(VPPC)，2010IEEE，September1-3(2010)上發表的名稱為“ModelingPowerSemiconductorLossesinHEVPowertrainsusingSiandSiCDevices”的文章中公開的，碳化硅(SiC)功率器件相比傳統的基于硅的器件可能具有潛在的好處，特別是在大功率電子變換器中。體現寬帶隙半導體的大功率開關的示例在以下文件中公開：Sankin等人的美國專利號7,556,994和7,820,511(其圖解說明常閉垂直JFET集成功率開關)；Kitabatake等人的美國專利號7,230,273(其描述并聯連接以提高器件產出的多個寬帶隙開關元件)，以及Lidow等人的美國專利號8,017,978(其圖解說明串聯連接的不同類型的多個功率器件)。這些SiC和其它寬帶隙功率器件可以通過在較高的開關頻率和溫度下操作提供更大的功率轉換效率和功率密度。然而，排他性地具有SiC器件的所有SiC大功率變換器會顯著提高半導體器件成本，特別是如果功率變換器需要滿足任何過載要求，并且半導體器件根據過載要求確定尺寸。例如，在不間斷電源(UPS)應用中，通常，過載性能是150％過載10秒到60秒，200％過載10到20個周期(具有電流極限)。為了解決此過高的成本問題并滿足過載要求，較高和較低成本的器件可以并聯在一起作為混合器件，這能夠更全面地利用各個器件的正面特征中的每一個，使得可以以較低的總成本實現較高功率額定值。這些混合器件的示例在由Jih-ShengLai等人在IEEETransactionsonIndustryApplications，Vol.50，No.3，May/June(2014)上發表的名稱為“AHybrid-Switch-BasedSoft-SwitchingInverterforUltrahigh-EfficiencyTractionMotorDrives”、PengweiSun等人在IEEETransactionsonIndustryApplications，Vol.48，No.3，May/June(2012)上發表的名稱為“A55-kWThree-PhaseInverterBasedonHybrid--SwitchSoft--SwitchingModulesforHigh-TemperatureHybridElectricVehicleDriveApplication”的文章中公開。還有另外的混合功率器件在名稱為“HybridPowerDevicesandSwitchingCircuitsforHighPowerLoadSourcingApplications”的共同受讓的美國公布申請號2014/0185346中公開，其公開內容通過引用被并入本文中。盡管有這些器件，但為了更高的性能和效率以及更低的總成本，仍然需要操作混合功率器件的更高效的方法。技術實現要素：根據本發明的一些實施例的集成電路包括其中具有不同類型的第一和第二開關器件的混合開關。這些第一和第二開關器件電耦連在一起以響應于在所述第一和第二開關器件的各自的第一和第二控制端子(例如門端子)接收的各自的控制信號支撐其中的并聯電流。在本發明的一些實施例中，所述第一和第二開關器件可以包括與硅開關器件結合的寬帶隙半導體開關器件。典型的寬帶隙半導體開關器件包括SiCMOSFET和JFET，典型的硅開關器件包括Si-IGBT，不過開關器件的其它組合也是可行的。本發明的這些實施例還可以包括控制電路，其被配置成當所述第一和第二開關器件被設置成共同支撐在第一電流范圍內的正向電流時，用分別具有第一和第二不相等的占空比的各自的第一和第二周期性控制信號驅動所述第一和第二控制端子。此外，所述控制電路還被配置成當所述第一和第二開關器件被設置成共同支撐在所述第一電流范圍外的第二電流范圍內的正向電流時用分別具有第三和第四不相等的占空比的各自的第三和第四周期性控制信號驅動所述第一和第二控制端子。根據本發明的一些實施例，所述第一占空比大于所述第二占空比，并且所述第三占空比小于所述第四占空比。根據本發明的另外的實施例，所述控制電路可以生成周期性控制信號，使得所述第二周期性控制信號的活動相位僅僅出現在所述第一周期性控制信號的活動相位內。此外，所述第三周期性控制信號的活動相位可以被控制以僅僅出現在所述第四周期性控制信號的活動相位內。根據本發明的另外的實施例，所述第一和第二周期性控制信號的活動相位可以被控制使得所述第二周期性控制信號的活動至不活動過渡領先所述第一周期性控制信號的相應的活動至不活動過渡。在本發明的一些另外的實施例中，所述第一周期性控制信號的不活動至活動過渡可以被控制以領先所述第二周期性控制信號的相應的不活動至活動過渡。而且，所述第四周期性控制信號的不活動至活動過渡可以被控制以領先所述第三周期性控制信號的相應的不活動至活動過渡。還有，所述第三周期性控制信號的活動至不活動過渡可以被控制以領先所述第四周期性控制信號的相應的活動至不活動過渡。根據本發明的另外的實施例，所述第二開關器件是絕緣柵雙極晶體管(例如，Si-IGBT)，并且所述第一開關器件是從以下組成的組中選擇的三端子或更多端子的開關器件：結型場效應晶體管(JFET)、絕緣柵場效應晶體管(IGFET、MOSFET)、集成門極換流晶閘管(IGCT)和高電子遷移晶體管(HEMT)。而且，所述第一開關器件可以由寬帶隙半導體材料形成，所述寬帶隙半導體材料是從例如由碳化硅(SiC)、氮化鎵(GaN)和金剛石組成的組中選擇的。根據本發明的又一些另外的實施例，所述控制電路可以操作以在所述第二開關器件被重復地接通和關斷以支撐在所述第一和第二電流范圍中間的第三電流范圍內的正向電流時，把所述第一控制端子保持在不活動電壓水平。所述第二開關器件的這種開關可以響應于由所述控制電路生成的第五周期性控制信號。此外，所述控制電路可以被配置成當所述第一開關器件被重復地接通關斷以支撐在低于所述第一電流范圍的電流范圍內的正向電流時，把所述第二控制端子保持在不活動電壓水平。所述第一開關器件的這種開關可以響應于由所述控制電路生成的第六周期性控制信號。因此，根據本發明的一些實施例，基于上述的控制電路操作，通過依次使用下面的開關模式：(i)只有SiC；(ii)SiC首先接通，SiC最后關斷，支持IGBT傳導；(iii)只有IGBT(可選的)；以及(iv)IGBT首先接通，IGBT最后關斷，支持SiC傳導，包含SiCMOSFET/JFET和多個Si-IGBT的混合開關器件可以被開關以通過單調增大的負載電流。根據本發明的一些另外的實施例的集成電路可以包括其中具有不同類型的至少第一和第二開關器件的混合開關。這些開關器件被電耦連在一起以支撐所述混合開關內的并聯電流，并響應于在所述第一和第二開關器件的各自的第一和第二控制端子接收的第一和第二控制信號。提供了一種控制電路，其被配置成當所述混合開關正支撐處于第一電流水平的正向電流時，用分別具有第一和第二不相等的占空比的各自的第一和第二周期性控制信號驅動所述第一和第二控制端子。所述控制電路還被配置成當所述混合開關正支撐處于比所述第一電流水平大的第二電流水平的正向電流時，用分別具有第三和第四不相等的占空比的各自的第三和第四周期性控制信號驅動所述第一和第二控制端子。根據本發明的這些實施例，所述第一和第四占空比分別大于所述第二和第三占空比。根據本發明的一些另外的實施例，所述控制電路可以操作以當所述第二開關器件被設置成支撐處于所述第一和第二電流水平中間的第三電流水平的正向電流時，把所述第一控制端子保持在不活動電壓水平。根據本發明的這些實施例的另外的方面，所述控制電路可以包括精簡指令集計算(RISC)控制器和其中包含與所述第一和第二開關器件有關的I-V數據的查詢表。本發明的一些另外的實施例包括其中具有電流感測裝置驅動器電路的集成電路。根據本發明的這些實施例的驅動器電路可以被配置成用各自的第一和第二周期性控制信號驅動混合開關內不同類型的各自的第一和第二并聯開關器件的第一和第二控制端子。這些控制信號優選建立所述混合開關內的第一導通-截止開關模式，并響應于驅動器電路從與所述混合開關的至少第一端子關聯的第一電壓的測量值估計所述混合開關中的正向導通狀態電流而生成。具體地，所述驅動器電路可以被配置成從所述第一電壓(例如，VCE，、VDS)、與所述第一周期性控制信號關聯的第一活動水平的電壓(例如，VGS或VGE)和與所述第二周期性控制信號關聯的第二活動水平的電壓(例如，VGE或VGS)估計所述混合開關中的所述正向導通狀態電流。這些估計操作可以由具有精簡指令集計算(RISC)架構的處理器執行。根據本發明的另外的實施例，所述電流感測裝置驅動器電路包括處理器，其被編程以從與所述混合開關關聯的至少存儲的器件I-V輸出特性、所述第一電壓、所述第一和第二活動水平的電壓和可能還有與所述混合開關關聯的溫度的測量值或估計值計算所述混合開關中所述正向導通狀態電流的估計值。I-V輸出特性的至少一些可以存儲在所述處理器內的查詢表中。根據本發明的這些實施例的另外的方面，所述電流感測裝置驅動器電路可以使用在所述混合開關內建立與所述第一導通-截止開關模式不相同的第二導通-截止開關模式的各自的第三和第四周期性控制信號執行驅動所述第一和第二控制端子的附加操作。而且，在所述混合開關正用所述第一和第二周期性控制信號驅動時，可以響應于從與所述第一端子關聯的更新的第一電壓估計所述混合開關中更新的正向導通狀態電流執行這些附加操作。根據本發明的另外的實施例，提供了具有電流估計裝置驅動器電路的集成電路。此驅動器電路可以被配置成用在所述混合開關內建立第二導通-截止開關模式的各自的第一和第二周期性控制信號驅動混合開關內不同類型的各自的第一和第二并聯開關器件的至少第一和第二控制端子(例如門端子)。可以響應于當所述混合開關正被在所述混合開關內建立與所述第二導通-截止開關模式不同的第一導通-截止開關模式的周期性控制信號驅動時，測量與所述混合開關的至少第一端子關聯的第一電壓而執行這些驅動操作。在本發明的這些實施例中，所述驅動器電路可以包括“本地”處理器，其被配置成從與所述混合開關關聯的至少存儲的I-V數據和所述第一電壓估計所述混合開關中的正向導通狀態電流。與所述混合開關關聯的至少一些I-V數據可以存儲在所述處理器內的查詢表中。此外，所述第一電壓可以使用第一快速恢復二極管(FRD)測量，所述第一快速恢復二極管具有電耦連至所述混合開關的第一端子的陰極端子。根據本發明的另外的實施例，提供了具有系統微控制器(例如MCU)的集成電路，其被配置成生成與其中嵌入的開關模式信息無關的至少第一脈沖寬度調制(PWM)控制信號。還提供了電流估計門驅動器模塊，其響應于所述第一PWM控制信號。此門驅動器模塊被配置成用在所述混合開關內建立第二開關模式的不相同的門信號驅動混合開關內各自的第一和第二并聯開關器件的至少第一和第二門端子。響應于當由在所述混合開關內建立與所述第二開關模式不同的第一開關模式的不相同的門信號驅動時，測量與所述混合開關的至少第一端子關聯的第一電壓，執行這些門驅動操作。如本文上面描述的，與所述第二開關模式關聯的門信號的占空比是不同的，與所述第一開關模式關聯的門信號的占空比是不同的。附圖說明圖1A是根據現有技術的中性點箝位(NPC)逆變器的電氣示意圖。圖1B是從圖1A的NPC逆變器截取的單個逆變器“腿(leg)”的電氣示意圖。圖1C是可以由圖1B圖示的逆變器腿生成的輸出電壓的圖形。圖1D是可以由圖1A的NPC逆變器生成的相間輸出電壓的圖形。圖2A是根據現有技術的混合功率開關的電氣示意圖。圖2B是傳統的控制電路的框圖，其可以用來向2A的混合功率開關提供控制信號。圖3A是圖解說明在輕/部分負載條件期間由圖2B的控制電路生成的信號的時序的時序圖。圖3B是圖解說明在重負載條件期間由圖2B的控制電路生成的信號的時序的時序圖。圖4是根據現有技術的升壓變換器的電氣示意圖。圖5是根據現有技術的兩電平背靠背電壓源變換器(VSC)的電氣示意圖。圖6A是包含以半橋配置連接的多個混合器件(SiCMOSFET+SiIGBT)的集成電路的電氣示意圖。圖6B是包含以半橋配置連接的多個混合器件(SiCJFET+SiIGBT)的集成電路的電氣示意圖。圖7A是在25℃的結溫下SiCMOSFET、SiCJFET和SiIGBT的I-V曲線的圖形。圖7B是在150℃的結溫下SiCMOSFET、SiCJFET和SiIGBT的I-V曲線的圖形。圖7C是SiCMOSFET、SiCJFET和SiIGBT的接通能量(Eon)相對電流的圖形的圖示。圖7D是SiCMOSFET、SiCJFET和SiIGBT的關斷能量(Eoff)相對電流的圖形的圖示。圖8是圖解說明針對使用多個延遲器件的混合器件的門信號(gatesignal)的時序的框圖。圖9是圖解說明圖8的混合器件的操作的時序圖。圖10A圖解說明根據本發明的實施例與各自的開關模式關聯的多個電流范圍。圖10B是圖解說明在正弦負載電流的生成過程中使用圖10A的開關模式的圖。圖11是根據本發明的實施例用來驅動混合器件的控制電路的框圖。圖12A是根據本發明的實施例包含用來驅動混合器件的智能門驅動器模塊的控制電路的框圖。圖12B是根據本發明圖12A的控制電路和混合器件的實施例的電氣示意圖。圖13是SiCMOSFET、SiIGBT和SiCMOSFET+SiIGBT的I-V曲線的圖形。具體實施方式現在將參照附圖更全面地描述本發明，在附圖中示出本發明的優選實施例。不過，本發明可以以許多不同的形式體現，并且不應當解讀為局限于本文中列出的實施例；而是，提供這些實施例使得本公開是徹底的完整的，并會向本領域技術人員全面傳遞本發明的范圍。在全文中相同的附圖標記指相同元件。要理解，當把一個元件或一層陳述為“連接到”或“耦連到”另一元件或另一層或在另一元件或另一層“之上”(或其變形)，該元件或層可以直接在其它元件或層上、連接或耦連到其它元件或層，或者可能存在中間元件或層。相反，當把一個元件陳述為“直接在...上”、“直接連接到”或“直接耦連到”另一元件或另一層(和其變形)，則不存在任何插入元件或層。在全文中相同的附圖標記指相同元件。要理解，盡管術語第一、第二、第三等可以在本文中用來描述各元件、組件、區域、層和/或區段，但這些元件、組件、區域、層和/或區段不應當由這些術語限制。這些術語只用來將一個元件、組件、區域、層或區段與另一區域、層或區段區分。因此，在不偏離本發明的教導下，下文討論的第一元件、組件、區域、層或區段可以被稱作第二元件、組件、區域、層或區段。本文中使用的術語只出于描述特定實施例的目的，不旨在是對本發明的限制。如本文中使用的單數形式“一(a)”、“一(an)”和“所述(the)”旨在也包括復數形式，除非上下文清楚地指示為相反。還要理解，術語“包括(compring)”、“包括(including)”、“具有(having)”和其變形在本說明書中使用時，指所述特征、步驟、操作、元件和/或組件的存在，但不排除一個或多個其它特征、步驟、操作、元件、組件和/或其組合的存在或增加。相反，術語“由...組成(consistingof)”在本說明書中使用時，指所述特征、步驟、操作、元件和/或組件，并排除附加的特征、步驟、操作、元件和/或組件。除非另外定義，否則本文中使用的所有術語(包括科技術語)具有與本發明所屬的領域的技術人員通常理解的含義相同的含義。還要理解，術語，諸如在常用詞典中定義的那些術語應當解釋為具有與其在相關領域的上下文的含義一致的含義，不以理想的或過度正式的意義解釋，除非在本文中明確地如此定義。現在參照圖1A-1B，傳統的三電平逆變器100，也被稱作中性點箝位(NPC)逆變器被圖示為包括一對串聯連接的母線電容器Cp和Cn，以及三個等效逆變器腿(inverterleg)10a、10b和10c，他們被配置成把輸入母線(VBUS)上提供的DC輸入電壓變換成三個周期性腿輸出電壓Va、Vb和Vc。如圖1A圖示，每個逆變器腿10a、10b和10c包括在輸入母線兩端子以圖騰柱(totempole)配置串聯連接的四個IGBT。第一腿10a包括一對混合開關12a、12d，第二腿10b包括一對混合開關12b、12e，第三腿10c包括一對混合開關12c和12f，他們如圖示的連接作為“外”器件。每個腿10a、10b和10c還包括各自的“內”開關器件對，其以IGBT和續流二極管的并聯組合形成。為了降低在輕負載期間的傳導損耗，通過用寬帶隙晶體管替代續流二極管，內開關器件對可以被配置為與“外”混合開關等效。現在參照圖1B，圖1A的逆變器腿10a被圖示為包括第一硅IGBTQ1和晶體管Q5，其被配置為寬帶隙JFET(例如GaNJFET)。這些晶體管并聯連接，作為第一逆變器腿10a中的最上面的混合開關12a。類似地，第四硅IGBTQ4和晶體管Q6被配置為寬帶隙JFET，他們并聯連接作為第一逆變器腿10a中最下面的混合開關12d。第二硅IGBTQ2和續流二極管D2以及第三IGBTQ3和續流二極管D3并聯連接。箝位二極管D1和D4提供與母線電容器之間的中性點V0的電連接。如圖1B中所示，由逆變器腿10a生成的單相輸出電壓Va被施加到輸出負載，輸出負載顯示為LC網絡(L和Cout)。如圖示的，此輸出電壓Va在第二硅IGBTQ2的截流端子(例如發射極端子)和第三硅IGBTQ3的截流端子(例如集電極端子)共用的節點處生成。四個IGBTQ1-Q4的開關狀態由表1圖示。如由此表所示的，對于一相操作，當IGBTQ1和Q2為“導通(on)”時，輸出Va被上拉到電壓Vp；當IGBTQ2和Q3為“導通”時，輸出Va連接到V0；以及當IGBTQ3和Q4為“導通”時，輸出Va被下拉到Vn。而且，從這些開關狀態，可以理解，IGBTQ2和Q3在每個周期的大部分“導通”，導致比Q1和Q4更大的傳導損耗，但開關損耗要少得多。此外，對于大多數情況，當IGBTQ2和Q3為“導通”時，續流二極管D2和D3是軟開關的，因此保持二極管D2和D3兩端的恢復電壓為相應的IGBTQ2和Q3的Vce的恢復電壓。IGBTVa＝VpVa＝V0Va＝VnQ1導通截止截止Q2導通導通截止Q3截止導通導通Q4截止截止導通表1圖1C-1D是圖解說明分別與圖1B的逆變器腿關聯的腿輸出電壓和與圖1A的逆變器關聯的相間輸出電壓的圖形。本領域技術人員會理解，圖1D的相間電壓的有效開關頻率是圖1C的相電壓的開關頻率的兩倍。如由圖2A所示的，由圖1A-1B圖示的每個混合開關12a-12f可以被配置為與一個或多個硅IGBT并聯(其響應于各自的控制信號S2，...，S3)的三端子寬帶隙半導體開關器件(例如，SiC、GaNJFET/MOSFET)，其響應于第一控制信號。現在參照圖2B和圖3A-3B，控制信號S1-S3可以由控制電路20響應于時鐘信號CLK和一個或多個控制信號CNTL生成，作為周期性信號。具體地，圖3A是時序圖，其圖解說明在輕或部分負載條件期間當寬帶隙開關器件(例如JFET/MOSFET)是活動的并決定總的傳導和開關損耗，而并聯IGBT響應于不活動控制信號S2，...，S3保持不活動時具有50％占空比的第一控制信號S1的生成。相比之下，如由圖3B圖示的，在重負載條件期間，并聯IGBT由具有＜50％占空比的周期性控制信號驅動。具體地，為了降低混合開關12a-12f內的開關損耗，控制信號S2和S3的不活動至活動(例如，低電平至高電平)過渡和活動至不活動(例如高電平至低電平)過渡僅僅出現在第一周期性控制信號S1的活動相位內，這意味著在每個活動周期中，寬帶隙開關器件在IGBT之前接通并且在IGBT之后關斷。相應地，在重負載條件期間，傳導損耗由寬帶隙開關和IGBT確定，但開關損耗主要由寬帶隙開關確定，在導通狀態(on-state)電阻和接通/關斷損耗方面，這通常提供相比Si-IGBT優越的性能。替代性地，因為硅IGBT相對GaNJFET通常有較慢的接通特性，驅動寬帶隙開關器件的控制信號S1’的不活動至活動前沿可以與控制信號S2和S3的不活動至活動前沿對齊，以便簡化控制電路20內的邏輯。如本文上面描述的，混合開關可以在開關損耗顯著的所有基于IGBT的拓撲中使用。因此，如由圖4圖示的，包含電感器(L)、二極管(D)和電容器(C)網絡的另外的傳統升壓變換器40可以使用混合開關12，其響應于一對控制信號S1、S2。而且，因為在大電流水平下，SiC功率器件的傳導損耗并不一貫地比相同額定值的Si器件中的傳導損耗低，所以混合封裝中的Si和SiC器件的換流應當根據負載電流的變化被不同地對待，以便最小化混合器件中的傳導損耗。此外，因為SiC器件相對于Si器件通常有更快速的開關速度，所以在包含混合器件的模塊(又稱“混合模塊”)中SiC和Si器件的統一的開關模式通常不能夠避免與Si器件關聯的顯著斷開損耗，Si器件通常具有明顯更慢的斷開速度。為了解決混合器件內SiC和Si器件的這些不相似的特性，多個不同的開關模式可以用來最小化混合器件損耗，提高過電流能力并保證安全操作。具體地，如本文下面更全面描述的，根據本發明的實施例的開關模式可以實現混合模塊中SiIGBT的零電壓開關(ZVS)，并最小化基于寬范圍的瞬時負載電流值的傳導和開關損耗。現在參照圖5，示出傳統的兩電平背靠背電壓源變換器(VSC)50，其每一相有兩個腿，每個腿排他性地包含SiIGBT。如果SiIGBT額定為例如500A/1200V，則為了配置相應的混合器件具有與IGBT相同的額定值，一個SiC器件(100A)和四個SiIGBT(4×100A)可以被并聯連接以替代每個5×100AIGBT。如由圖6A-6B的半橋配置60a、60b圖示的，SiCMOSFET和SiCJFET可以用作SiC器件的實施例。這些器件可從功率器件制造商公開獲得，諸如InfineonTM(例如，SiIGBTFF100R12YT3，SiCJFETFF45R12W1J1)和CREETM(例如，SiCMOSFETCAS100H12AM1)。在圖7A和7B中分別示出對于Tj＝25℃和150℃的結溫，示例性100ASiC器件(SiCMOSFET，JFET)和示例性100ASiIGBT之間的輸出特性的比較，其中，I_C、I_D分別指示集電極(C)電流和漏極(D)電流，V_CE、V_DS分別指示集電極-發射極電壓和漏極-源極電壓。此外，由圖7C-7D示出SiC器件和SiIGBT之間的接通和關斷開關能量(Eon和Eoff)的比較，其中，IDS、ICE指示漏極-源極電流和集電極-發射極電流。如由圖7A-7B圖示的，SiC器件導通電壓降在低電流范圍比SiIGBT的相應導通電壓降要低，但在高電流范圍比SiIGBT的相應導通電壓降要高。而且，如圖7C-7D圖示的，由于Si和SiC材料性質之間的不同(例如，SiC的寬帶隙)，每個SiC器件的接通/關斷能量明顯低于SiIGBT的接通/關斷能量。如現在將參照圖8-10描述的，例如根據正弦基波周期內時變負載電流的變化，或者根據本發明的其它實施例的另一時變負載電流波形的變化，多個不同的開關模式可以用于Si和SiC器件。這些開關模式優選在混合模塊60c中使用每種類型的器件的吸引人的特性，使得可以降低總的接通/關斷能量損耗，同時提高過電流能力，而又保持在每個并聯器件的安全操作區域(SOA)操作。根據本發明的一些實施例，優選的開關模式可以由與負載電流的相應的I、II和III非重疊范圍關聯的至少三個(3)子模式I、II和III組成。在子模式I中，在Si器件保持不活動并且不對混合模塊60c內的正向導通狀態傳導有貢獻時，只有SiC器件被接通/關斷。第一開關模式在負載電流低于邊界負載電流值I1時被使用，邊界負載電流值I1由在其I-V曲線的SiIGBT閾值電壓下相應的SiC器件電流確定。當混合器件電流低于此邊界電流時，SiC器件兩端的電壓降沒有高到足以實現IGBT中的導通。此第一模式確保混合模塊60c的安全操作，并最小化在相對輕負載條件下接通/關斷能量損耗。本領域技術人員會理解，此子模式在UPS應用中可以被經常使用，原因是大多數三相UPS裝置通常在最大負載的20-40％的范圍內操作。在子模式II中，SiC器件(例如，MOSFET、JFET)相對于SiIGBT被首先接通并被最后關斷，這意味著施加到SiC器件的周期性控制信號(例如門信號)的占空比大于施加到SiIGBT的周期性控制信號(例如門信號)的占空比。此開關模式在負載電流大于I1但低于SiC器件的最大SOA電流I2時被應用。因為導通和截止開關分別由SiC器件首先和最后執行，在接通/關斷IGBT時存在非常低的導通狀態電壓(例如VCE)。IGBT的導通/截止開關的這種方法通常被稱作零電壓開關(ZVS)。因此，為了給IGBT提供ZVS，并且因為在混合模塊中SiC器件的通常快得多的開關速度和更低的開關損耗，第一時間延遲被強加到Si-IGBT相對于SiCMOSFET/JFET的接通上，第二時間延遲被強加到SiCMOSFET/JFET相對于Si-IGBT的關斷上，如由圖8的延遲控制裝置80a和80b以及圖9的時序圖所示的。在圖9的時序圖中時間延遲ton和toff的特定值可以由SiC和SiC器件的相對開關速度以及在本發明的一些實施例中由VSC中的兩個互補混合模塊之間的死區時間的長度確定。例如，在SiCMOSFET/JFET和SiIGBT之間的接通和關斷延遲可以是足夠大的以保證在接通過程中，SiC器件在SiIGBT接通之前被完全接通(例如，SiC器件電流達到穩態SiC器件電流的大約90％之上)，但在關斷過程中，SiIGBT在SiC器件關斷之前被完全關斷(例如，SiIGBT電流達到低于IGBT穩態電流的大約10％)。本領域技術人員會理解，“電流尖峰”通常在接通和關斷過程中出現在SiC中，原因是所有的負載電流在接通和關斷延遲時間間隔中必須流過SiCMOSFET/JFET。為了應對這些“電流尖峰”，可以使用暫態熱分析來確定邊界負載電流值I2，使得SiC器件能夠在短持續時間內(例如幾微秒)傳導尖峰電流。在子模式III中，SiIGBT相對于(若干)SiC器件被首先接通并被最后關斷，這意味著施加到SiIGBT的周期性控制信號的占空比大于施加到SiC器件的周期性控制信號的占空比。使用此開關模式的一個目標是確保無論何時負載電流超過SiC器件的較低電流額定值的SOA時，負載電流能夠由IGBT安全地中斷。為了實現此安全電流中斷的目標，無論何時當負載電流在(若干)SiC器件的SOA之外時，SiIGBT優選被首先接通并被最后關斷。如由圖10A-10B圖示的，本文中描述的500A混合器件60c的最佳電流決定(current-dependent)開關模式的實施例包括對SiC和Si器件I-V曲線(如例如由圖7示出的)中的不同區域使用不同的子模式。此外，提出的最佳電流決定開關模式在正弦負載電流應用中的實現由圖10B圖示，其中，iL(A)是正弦負載電流，IE和ID分別指示發射極和漏極電流，VCE、VDS分別指示集電極-發射極電壓和漏極-源極電壓。根據本發明的一些實施例，具有基于典型的SiC和Si功率器件的器件額定值和熱分析確定的特定電流水平的最佳電流決定開關模式可以描述如下：1)對于輕負載電流，iL≤20A，可以使用子模式I，這意味著只有SiCMOSFET被接通/關斷。20A的電流水平是在IGBT閾值電壓下(根據其在Tj＝150℃的結溫下的I-V曲線)的SiCMOSFET電流。如由圖7的圖形圖示的，因為在低負載電流區中SiC器件具有比SiIGBT更低的傳導和開關損耗，所以只有SiC器件被接通/關斷以支撐由圖10B顯示的期望負載電流波形；2)對于20A＜iL≤300A的范圍內的負載電流，可以使用子模式II，其中，SiC器件被首先接通并被最后關斷，如由圖9的時序圖圖示的。在此子模式中，SiC器件被首先接通并被最后關斷，如圖8中圖示的。因為負載電流超過邊界負載值I1(20A)，所以IGBT可以被接通，以與SiC器件一起分擔電流，并降低總傳導損耗。而且，此子模式能夠實現IGBT器件的ZVS操作，所以基本上所有的開關損耗都出現在SiC器件上，在相同的電流水平，SiC器件具有比IGBT明顯更小的開關損耗。此電流區的上限(I2＝300A)基于暫態熱分析和來自SiC器件數據表的SOA特性；以及3)對于300A＜iL≤500A的最高范圍的負載電流，可以應用子模式III，其中，SiIGBT被首先接通并被最后關斷，從而保證SiC器件的安全工作。此子模式III的時序基本上是圖9中示出的時序的反轉。根據本發明的替代性實施例，此最高的“模式III”電流范圍可以被修改以包括當只有SiIGBT活動且SiC器件不活動時有相對較低的范圍(例如，300A＜iL≤400A)以及當SiIGBT相對于SiC器件被首先接通并被最后關斷時，有相對較高的范圍(例如，400A＜iL≤500A)。使用支持前述的電流決定開關模式I-III的信號驅動混合模塊內的SiC和Si器件的控制端子(例如門端子)的操作要求頻繁檢測每個混合器件的瞬時時間決定的負載電流iL(例如圖10B的正弦負載電流)。傳統的電流感測技術通常需要使用霍爾效應電流傳感器、電流互感器(CT)或羅戈夫斯基線圈，但當每個混合器件都需要電流測量時，花費會高，物理上是笨重的并通常對環境變化是敏感的。用于混合功率器件60c的控制電路110的框圖由圖11圖示。此控制電路110包括閉合反饋環，其顯示為包括如圖示連接的電流感測裝置118、信號調理電路116、生成脈沖寬度調制(PWM)信號的數字信號處理器(DSP)/微控制器(μC)114和門驅動器112。本領域技術人員會理解，圖11的控制電路110可能有一個或多個缺點，包括：(i)由于包括相對費用高和笨重的霍爾傳感器/CT造成的提高的系統成本和物理尺寸的可能性；(ii)電流感測方法的相對有限的帶寬和溫度敏感性；以及(iii)對系統微控制器(DSP/μC)造成的提高的計算負擔，如果執行本文中描述的方法，則可能需要系統微控制器進行與每個電流周期中混合器件的開關模式關聯的計算。為了解決這些限制，本發明的實施例利用在包含門驅動器模塊122的控制電路120“本地”內的智能電流感測方法，如由圖12A-12B圖示的。此控制電路120響應于由系統控制器(DSP/μC)124生成的PWM信號，利用閉環反饋路徑向混合器件60c提供控制信號(例如，門信號VGS、VGE)。此門驅動器模塊122通過連續地實時測量這些器件的導通狀態電壓，利用每個并聯功率器件(IGBT、MOSFET、JFET等)的輸出特性。如本文下面更全面地解釋的，導通狀態電壓的連續測量支持混合器件60c的瞬時器件電流的確定。響應于瞬時電流的這種確定，利用優選集成在門驅動器模塊本地內的相對低成本的高速ARM微控制器(或任何其它高速控制器/ASIC芯片)，以根據圖10A-10B的開關模式I-III支持為混合器件60c內的多個并聯器件生成期望的門驅動信號。如由圖12B圖示的，通過把高壓快速恢復二極管(FRD)的陰極連接到IGBT集電極端子和MOSFET漏極端子，可以進行器件導通狀態電壓(VDS或VCE)的間接測量。基于此配置，一個或多個并聯MOSFET和IGBT器件中的任何導通狀態傳導會引起FRD變成正向偏壓的，從而能夠由基于ARM的智能門驅動器模塊122實現混合器件60c的導通狀態電壓的捕獲。混合器件60c的此導通狀態電壓等于在FRD的陽極處的電壓減去其內置的正向電壓降。在FRD中的相對可忽略的正向導通狀態電流由上拉電阻器R1支持，上拉電阻器R1與FRD結合作為上拉電壓V+的分壓器操作。“本地”智能門驅動器模塊122通過用支持期望的開關模式I-III的各自的門信號(VGS、VGE)驅動MOSFET和IGBT器件的門端子控制要由混合器件60c承擔的時間決定開關操作，并針對特定應用實現期望的正向導通狀態電流。如顯示的，這些門信號可以通過電阻器Rg1和Rg2提供，其可以用來調節接通時序，并且通常在由制造商提供的數據表中規定。可以從以下各項把瞬時負載電流的非常準確的“測量值”計算為估計值，這些項有：(i)混合器件的測量的瞬時導通狀態電壓(VCE(t)、VDS(t))和測量的結溫(Tj)，(ii)與測量的瞬時導通狀態電壓關聯的電流開關模式，和(iii)在測量的Tj下與混合器件關聯的I-V曲線以及MOSFET和IGBT器件各自的門電壓VGS、VGE。在一些情況下，NTC熱敏電阻可以用來估計Tj的平均值。但因為NTC熱敏電阻通常測量TCASE-混合器件封裝的溫度，所以可能需要基于TCASE和混合器件的其它熱參數估計Tj。如果Tj的實際或計算值不可用，則存儲的與最高的Tj關聯的I-V曲線數據可以用來保證所有選擇的開關模式都在混合器件60c的安全操作區(SOA)內工作。溫度測量的此替代處理可能在性能/效率上有一些損失。因此，如由圖13示出的，混合器件60c的I-V特性是被施加到其中的并聯器件的特定開關模式的函數。因此，在輕負載條件下，當只有SiCMOSFET被接通/關斷時，只有與在各自的門電壓和溫度下的SiCMOSFET關聯的I-V曲線是相關的。但是，在相對重的負載條件下，SiCMOSFET和SiIGBT都被接通。這意味著SiCMOSFET和SiIGBT在其各自的門電壓VGS、VGE下的I-V曲線(其可以在集成的基于ARM的智能門驅動器模塊中被預設)和結溫Tj需要被一起考慮以確定組合I-V曲線，其在圖13中標識為“MOS+IGBT”I-V曲線。一旦已經測量瞬時導通狀態電壓VCE、VDS，并且已經基于前述標準選擇內部存儲的I-V曲線，在每個活動的并聯器件中的瞬時正向導通狀態電流可以被估計，并相加在一起產生總瞬時負載電流的估計值。根據本發明的一些實施例，基于ARM的智能門驅動器模塊可以包括存儲器件，諸如非易失性查詢表，其包含與其中預設的I-V曲線關聯的I-V數據。為了支持高精度估計，接通延遲值應當被預設在基于ARM的門驅動器模塊中，以確保器件電流在穩定的導通狀態條件而不是在過渡狀態中被估計。而且，在反向恢復過程中(或在任何正向導通狀態傳導過程中)任何續流二極管中的任何反向電流一般可以被忽略。當然，一旦估計的電流值超過安全操作的最大閾值，則基于ARM的驅動器模塊應當立即關斷混合器件內的所有器件。最后，如參照圖8-9在上文強調的，在最佳的開關模式II和III中任何接通和關斷延遲的值可以響應于結溫Tj的變化在基于ARM的驅動器模塊中被動態調節。本領域技術人員會理解，在基于ARM的門驅動器模塊中的前述電流感測操作相比傳統的門驅動器有許多優點。首先，可以實現更低的成本和更緊湊的操作，原因是不需要任何笨重的霍爾傳感器或CT。其次，可以消除傳統的基于模擬比較器和邏輯IC的短路去飽和檢測電路。如本文中描述的基于ARM的操作還對總的系統控制操作是非侵入的，減輕由系統控制器(DSP/MCU)執行的過多的計算工作量。短路保護還會更快速更可靠。在附圖和說明書中，已經公開了本發明的典型的優選實施例，盡管使用了特定的術語，但他們只是在通用和描述性意義上而不是出于限制目的使用的，本發明的范圍在所附的權利要求中說明。當前第1頁1 2 3