具有改進性能的用于數字模擬轉換的裝置和相關方法與流程
本申請涉及并且出于各種目的通過引用并入以下專利申請：
2015年6月6日提交的題為“Apparatus for Gain Selection with Compensation for Parasitic Elements and Associated Methods(具有寄生元件補償的用于增益選擇的裝置和相關方法)”的美國專利申請序列號14/732,701(代理人案號SILA362)；以及
2015年6月6日提交的題為“Apparatus for Offset Trimming and Associated Methods(用于偏移微調的裝置和相關方法)”的美國專利申請序列號14/732,702(代理人案號SILA363)。
技術領域
本公開總體涉及用于處理信號的電子裝置，并且更具體地涉及具有改進性能的用于數字模擬轉換的裝置和相關方法。
背景技術：
電子信號處理經常需要同時處理模擬信號和數字信號，有時稱為混合信號處理。一些傳感器或換能器以及自然屬性或特性，諸如溫度、壓力等，或者構成模擬量，或者在傳感器的情況下經常產生模擬信號。另外，一些換能器接收模擬信號作為輸入。
相反，如本領域普通技術人員所理解，由于諸如可重復性、穩定性、靈活性等原因，信號處理電路和構建模塊越來越多地使用數字信號和數字技術。為了使信號處理電路與模擬電路通過接口連接，使用信號轉換電路。
一種類型的信號轉換電路構成數字模擬轉換器(DAC)。DAC通常被用于接受數字信號作為輸入，并且提供模擬信號作為輸出。因此，DAC能夠提供數字處理電路和模擬電路諸如換能器或其他電路之間的接口。
幾個品質因數被用于表征或詳細說明DAC。這些品質因數包括分辨率(輸入數字信號中的信息的位數)、噪聲水平、單調性、微分非線性(DNL)、成本、管芯面積、功耗、增益和偏移水平以及穩定性等。
在該部分中的描述和任何對應的附圖被包括作為背景信息材料。在該部 分中的材料不應被認為承認這些材料對于本專利申請構成現有技術。
技術實現要素：
本申請公開了具有改進性能的用于數字模擬轉換的裝置和相關方法。在一個示例性實施例中，一種裝置包括DAC，該DAC將數字輸入信號轉換為模擬輸出信號。該DAC包括解碼器，該解碼器對數字輸入信號進行解碼并提供第一組控制信號和第二組控制信號。該DAC還包括電阻器DAC(RDAC)，該RDAC響應于所述第一組控制信號而提供第一電壓和第二電壓。該DAC進一步包括內插器，該內插器被耦接以響應于第二組控制信號而接收第一電壓和第二電壓并提供第一模擬信號。
在另一個示例性實施例中，一種裝置包括DAC。該DAC包括電流源網絡和第一開關網絡，該電流源網絡具有提供多個電流的多個電流源，該第一開關網絡將由多個電流源提供的多個電流選擇性地提供給第一節點或第二節點。該DAC還包括具有多個電阻器的電阻器網絡，該電阻器網絡被耦接以提供輸出信號。該DAC進一步包括第二開關網絡，該第二開關網絡被耦接到電阻器網絡以將電阻器網絡的多個電阻器中的電阻器選擇性地耦接到第一節點和第二節點。
在另一個示例性實施例中，一種將數字信號轉換為模擬信號的方法包括：對數字信號進行解碼以生成第一組控制信號和第二組控制信號；以及響應于第一組控制信號，通過使用RDAC來提供第一電壓和第二電壓。該方法進一步包括：響應于第二組控制信號，對第一電壓和第二電壓進行內插以提供第一模擬信號。
附圖說明
附圖僅圖示說明了示例性實施例，并且因此不應被認為作為對本申請或權利要求書的保護范圍的限制。本領域普通技術人員應理解，所公開的概念使其本身適用于其他同樣有效的實施例。在附圖中，在不止一個附圖中使用的相同的數字指示符表示相同的、相似的或等效的功能、部件或模塊。
圖1根據示例性實施例示出DAC架構的框圖。
圖2根據示例性實施例描繪用于DAC的電路布置。
圖3根據示例性實施例示出DAC架構的概念框圖。
圖4根據示例性實施例描繪用于DAC的電路布置。
圖5根據示例性實施例示出對應于DAC的操作的數值。
圖6根據示例性實施例描繪用于DAC的操作的過程流程圖。
圖7根據示例性實施例示出DAC架構的概念框圖。
圖8根據示例性實施例示出用于微調緩存器的增益的電路布置。
圖9根據示例性實施例示出用于微調內插器偏移電壓的電路布置。
圖10根據補償寄生元件的示例性實施例描繪用于DAC的電路布置。
圖11根據示例性實施例示出用于在DAC中提供偏移微調的電路布置。
圖12根據示例性實施例示出將DAC與其他電路模塊組合的集成電路(IC)。
圖13根據示例性實施例描繪使用DAC進行信息處理的電路布置。
圖14根據示例性實施例示出使用DAC的控制系統。
圖15根據示例性實施例示出具有DAC的反饋環路的電路布置。
圖16根據示例性實施例描繪使用DAC的通信系統。
具體實施方式
所公開的概念的一個方面涉及提供某些優勢和益處的DAC架構和技術。這些益處和優勢的示例包括如下面詳細描述的改進的性能和品質因數。
存在各種常規的DAC架構。應滿足相對嚴格的規格(例如，單調性和相對高分辨率例如12位)的DAC通常包括大量的器件，諸如電阻器、電容器和晶體管(通常為金屬氧化物半導體場效應晶體管或MOSFET)。相對簡單的常規DAC使用N位分辨率架構的2N個元件，這通常占用相對較大的管芯面積。
另外，DAC的一些規格通常與它的其他規格競爭。例如，單調性規格經常與高分辨率競爭。作為另一個示例，低噪聲操作經常與DAC的整體功耗競爭。
用于獲得單調性的一種技術包括匹配元件。換句話說，各種DAC器或部件或元件諸如電阻器、電容器和MOSFET被匹配以實現單調性。因此，使用部件匹配，可以實施電流模式DAC以實現單調性。
在這樣的DAC中，為了實現良好的匹配，元件在物理上是相對大的，其通常與元件面積的平方根成比例。隨著DAC分辨率增加，元件的物理尺寸也 增加。另外，隨著DAC分辨率增加，對于每個額外的分辨率位，元件的數量加倍。在簡單的二進制實施方式中，對于每個額外的分辨率位，總元件面積增加到8倍。更具體地，使用兩倍那么多的元件，并且每個元件是四倍大。
實際上，雖然可以使用減少DAC電路的面積的技術，但隨著分辨率增加，元件面積依然大幅增加。一種用于減少在改進DAC性能中進行匹配所需要的部件量的技術是使用溫度計解碼來選擇較高階位(其中匹配考量傾向于占支配地位)以及對較低階位的簡單二進制解碼。然而，用于實施溫度計解碼的管芯面積比用于實施二進制編碼的面積大得多，這部分地抵消了具有較小的整體元件面積的優勢。
另一種類型的常規DAC不依賴于元件匹配，其中每個輸入碼增量將添加一個元件，所以不管元件的權重如何，輸出電壓或電流都將上升。DNL由絕對元件變化確定，使得如果每個元件的值在平均值的±100％內，則獲得±1最小有效位(或較低有效位)(LSB)DNL。實現單調DAC的蠻力計算法(brute force approach)使用與簡單的非單調DAC相同數量的元件(2N)，但在DAC中使用的解碼邏輯和開關趨向于更復雜。原因是所有的2N個元件由獨特的數字信號而不是用于簡單二進制DAC的N個信號進行控制。
根據本公開的各種實施例中的DAC減少DAC元件的數量和解碼電路的復雜性。因此，根據各種實施例的DAC提供具有相對高分辨率的單調操作。
更具體地，根據示例性實施例的DAC可以提供12位的分辨率、相對低噪聲的操作和單調性(±1LSB的DNL)以及相對小的管芯尺寸。(對于靜態操作，DAC輸出不定期地保持在經編程的電壓(即，對應于DAC的數字輸入的DAC的模擬輸出電壓)而無需應用一個或多個時鐘信號。)在下面詳細描述了DAC架構和操作技術的細節。
在一些實施例中，根據本公開的DAC使用包括多個電阻器、開關和電流源的架構。圖1示出這種DAC的架構的框圖。更具體地，圖1示出DAC 100的架構，DAC 100包括電流源網絡103、開關網絡106、開關網絡109和電阻器網絡112，電阻器網絡112包括多個電阻器。
電流源網絡103包括分別標記為CS0-CSn的多個電流源(在示出的示例中為n+1個源)。電流源網絡103中的電流源的輸出電流被提供給開關網絡106。開關網絡106促使電流源網絡103中的電流源的輸出電流被提供給節點(或電路支路(leg)或電路分支(branch)或電路通道)106A或節點(或電 路支路或電路分支或電路通道)106B。
如圖1所示，到DAC的數字輸入信號的較低有效位(LSB)驅動解碼器118的輸入。解碼器118對LSB進行解碼以生成用于開關網絡106的控制信號。響應于這些控制信號，開關網絡106可以將電流源網絡103的輸出電流提供給節點106A或者節點106B。換個角度來看，開關網絡106將電流源網絡103的輸出電流選擇性地引導到節點106A和106B。開關網絡106引導輸出電流以便保持DAC 100的單調性。
節點106A-106B被耦接到開關網絡109。到DAC的數字輸入信號的較高有效位(MSB)驅動解碼器121的輸入。解碼器121對MSB進行解碼以生成用于開關網絡109的控制信號。響應于這些控制信號，開關網絡109將節點106A和106B耦接到電阻器網絡112。因此，根據這些控制信號，流過節點106A-106B的電流流過電阻器網絡112的選定部分。開關網絡109將節點106A-106B耦接到電阻器網絡112，以便保持DAC 100的單調性。作為響應，電阻器網絡112提供模擬輸出。
在示例性實施例中，解碼器118和解碼器121可以以各種方式實施或實現，并且可以使用各種配置或拓撲。在一些實施例中，解碼器118可以構成溫度計解碼器，而解碼器121構成二進制解碼器。
應注意，為了便于展示，圖1省略了DAC 100的某些模塊。例如，電阻器網絡112的模擬輸出可以被耦接到緩存器或放大器(未示出)，以提供DAC100的模擬輸出信號，所述模擬輸出信號可以被用于驅動外部負載。作為另一個示例，在圖1中未示出偏置電路。
圖2根據示例性實施例描繪用于DAC 100的電路布置。圖2中的DAC 100類似于圖1中所示的DAC進行操作。參考圖2，DAC 100包括電流源網絡103、開關網絡106、開關網絡109和電阻器網絡112。
類似于圖1，圖2中的電流源網絡103包括分別標記為CS0-CSn的多個電流源(在示出的示例中為n+1個源)。電流源網絡103中的電流源的輸出電流被提供給開關網絡106。
開關網絡106包括多個開關106A1-106N2。在示出的示例中，開關106A1-106N2構成p-溝道MOSFET。然而，如本領域普通技術人員將理解，可以使用其他類型的開關。如本領域普通技術人員將理解，開關的選擇取決于一些因素，諸如可用的技術、用于給定實施方式的規格等。
參考開關網絡106，開關106A1-106N2被成對布置并且耦接到電流源網絡103中的相應電流源。因此，開關106A1和開關106A2被耦接到電流源CS0。作為另一個示例，開關106B1和開關106B2被耦接到電流源CS1，諸如此類。
開關106A1-106N2由標記為B0至Bnb的信號控制。上面所述的開關對中的開關由互補信號控制。例如，用于開關106A1的控制信號即信號B0是用于開關106A2的控制信號即信號B0b的邏輯互補。作為另一個示例，用于開關106B1的控制信號即信號B1是用于開關106B2的控制信號即信號B1b的邏輯互補，諸如此類。
開關網絡106促使電流源網絡103中的電流源的輸出電流被提供給節點106A或節點106B。到DAC的數字輸入信號的LSB驅動解碼器118的輸入。解碼器118對LSB進行解碼以生成用于開關網絡106中的開關106A1-106N2的控制信號，響應于所述控制信號，電流源的相應輸出電流被引導到兩個節點中的一個。
更具體地，如圖2所示，到DAC的數字輸入信號的LSB驅動解碼器118的輸入。解碼器118對LSB進行解碼以生成用于開關網絡106即用于開關106A1-106N2的控制信號。響應所述控制信號，開關網絡106可以將電流源網絡103的輸出電流提供給節點106A或者節點106B。
更具體地，開關網絡106將電流源網絡103的輸出電流選擇性地引導到節點106A和106B，從而保持DAC 100的單調性。例如，考慮信號B0和信號B0b分別具有低和高的邏輯值的情況。因此，開關106A1被接通，并且開關106A2被關斷。因此，開關106A1將電流源CS0的輸出電流傳導到節點106A。
相反，假設信號B0和信號B0b分別具有高和低的邏輯值。因此，開關106A1被關斷，并且開關106A2被接通。因此，開關106A2將電流源CS0的輸出電流傳導到節點106B。
節點106A-106B被耦接到開關網絡109。開關網絡109包括在圖2中標記為109-0至109-m的多個開關。到DAC的數字輸入信號的較高有效位(MSB)促使開關109-0至109-m選擇性地導通(根據MSB位，如下面詳細描述)，并且因此將節點106A-106B耦接到電阻器網絡112。
MSB位驅動解碼器121的輸入。解碼器121對MSB位進行解碼并且生成標記為A0-Am的(m+1)個輸出信號。驅動器124生成用于開關109-0至 109-m+1的開關控制信號，即，它生成(m+2)個開關控制信號。
更具體地，驅動器124從解碼器121的輸出信號即信號A0-Am導出開關控制信號。信號A0和Am分別控制開關109-0和109-m+1，沒有任何進一步的改變。然而，開關109-1至109-m使用根據對解碼器121的輸出執行的邏輯操作得到的開關控制信號。
例如，用于開關109-1的開關控制信號是其中符號“”表示邏輯或(OR)操作。作為另一個示例，用于開關109-2的開關控制信號是等等。一般來說，用于開關109-i的開關控制信號具有的形式，其中i表示整數。對于如圖2所示的包括(m+2)個開關的配置，開關109-m具有的形式的開關控制信號。
通過節點106A-106B，開關網絡109將從開關網絡106接收的電流提供給電阻器網絡112。更具體地，如上所述，解碼器121對MSB進行解碼以生成用于開關網絡109中的開關的控制信號。響應于這些控制信號，開關網絡109中的開關將節點106A和106B耦接到電阻器網絡112。
因此，如下面詳細描述，根據所述控制信號，流過節點106A-106B的電流流過電阻器網絡112的選定部分。開關網絡109將節點106A-106B耦接到電阻器網絡112，以便保持DAC 100的單調性。響應于由開關網絡109提供的電流，電阻器網絡112提供模擬輸出。
電阻器網絡112包括多個電阻器。在圖2所示的實施例中，電阻器網絡112包括標記為R0至Rm的(m+1)個電阻器。根據開關網絡109中的開關的狀態，即相應的開關是否導通，電流被提供給電阻器網絡112中的一個或多個電阻器。電流的流動在電阻器網絡112兩端形成電壓，該電壓通過模擬輸出115來提供。
因此，響應于到DAC 100的數字輸入，DAC 100在模擬輸出115處形成輸出電壓。例如，考慮DAC 100的數字輸入從所有位被設置為零開始被遞增到其最大值的情況。如下面所描述，作為響應，DAC 100在模擬輸出115處生成信號。
當MSB被設置為零時，解碼器121在其輸出端處使信號A0有效。作為響應，驅動器124促使耦接到電阻器R0的開關109-0和開關109-1導通。當LSB被設置為零時，解碼器118使信號B0、B1、...、Bn有效(這導致信號B0b、B1b、...、Bnb的無效)。
因此，開關106A1、106B1、...、106Bn導通，并且將電流源CS0-CSn的輸出電流提供給節點106A。流入節點106A中的電流流過開關109-0至電路地線。因此，DAC 100在模擬輸出115處提供零伏特。
隨著LSB碼遞增，電流源CS0-CSn的輸出電流將通過開關網絡106被順序提供給節點106B。然后，提供給節點106B的電流將流過電阻器R0到電路地線，因此促使模擬輸出115處的輸出電壓增加。
當所有的電流源CS0-CSn的輸出電流已被提供到節點106B時，MSB碼將開始遞增，例如，它將從0...00改變為0...01。因此，解碼器121促使信號A1有效并且使信號A0無效。然而，模擬輸出115處的輸出電壓將不改變，因為在該點處的所有電流流過由驅動器124提供的開關控制信號控制的開關109-1。
隨著LSB碼進一步遞增，開關網絡106中的開關沿相反的順序改變狀態。換言之，電流源CS0-CSn的輸出將順序流動到節點106A，而不是節點106B。因此，每個碼增量將電流的一個LSB從電阻器R0的上節點切換到電阻器R1的上節點。因此，模擬輸出115處的輸出電壓上升。
隨著DAC 100的數字輸入被遞增到最大碼值(例如，所有二進制1)，上面的過程重復進行。在該點上，電流源CS0-CSn的所有輸出電流將流入電阻器Rm的上節點中。因此，模擬輸出115處的輸出電壓將具有對應于施加到DAC 100的最大數字輸入的值。
上面描述的電流引導架構保持獨立于提供給DAC 100的數字輸入的恒定電流。因為數字輸入中的每個步驟從電阻器網絡112的給定電阻器去除來自電流源CS0-CSn的一個元電流并且將該元電流提供給上述電阻器(例如，從電阻器R(m-1)到電阻器Rm)，所以DAC架構保持單調性。只要電流值不降低且只要在討論的電阻器具有正電阻，響應于DAC 100的輸入處的碼增量，在模擬輸出115處的電壓就將上升。
在示例性實施例中，可以以各種方式實施驅動器124。例如，在一些實施例中，驅動器124可以包括邏輯電路，諸如“或門”(OR門)，以生成用于開關網絡109中的開關的開關控制信號。然而，可以以其他方式實施驅動器124。如本領域普通技術人員將理解，實施方式的選擇取決于諸如可用的技術、可用的管芯面積、性能規格等一些因素。
應注意，類似于圖1，為了便于展示，圖2省略了DAC 100的某些模塊。 例如，電阻器網絡112的模擬輸出可以被耦接到緩存器或放大器(未示出)，以提供DAC 100的模擬輸出信號，所述模擬輸出信號可以被用于驅動外部負載。作為另一個示例，偏置電路未在圖2中示出。
如上所述，可以以各種方式實施或實現解碼器118和解碼器121，并且可以使用各種配置或拓撲。在圖2所示的實施例中，解碼器118可以構成溫度計解碼器，而解碼器121構成二進制解碼器。如本領域普通技術人員將理解，可以使用解碼器的其他類型和/或配置。
為了控制開關網絡106與開關網絡109相比，本公開的一個方面涉及數字輸入位的分配。換句話說，數字輸入位的分配包括選擇或確定m和n的相對值，m和n確定電流源網絡103中的電流源的數量和電阻器網絡112中的電阻器的數量。
考慮使用溫度計解碼器作為解碼器118和使用二進制解碼器作為解碼器121的實施例，位(bit)的分配即m值和n值的選擇可以基于解碼器的屬性。特別地，溫度計解碼器的尺寸通常是二進制解碼器的尺寸的大約兩倍(即，它在IC中消耗兩倍的管芯面積)。如果電阻器和電流源元件尺寸是相似的，則更少的位可以被分配給電流源。例如，電阻器網絡112使用6位而電流源網絡103使用5位生產具有大約相同尺寸的解碼器(即，解碼器118和解碼器121使用的管芯面積是大約相同的)。(應注意，一般基于DAC 100的給定實施方式的積分非線性(INL)和噪聲規格來選擇DAC元件尺寸)。
本公開的另一個方面涉及通過對開關網絡進行修改來增加DAC 100的分辨率。更具體地，可以通過控制電流引導開關的柵極電壓而不是將它們偏置為簡單的電流引導開關來增加DAC 100的分辨率。如果通過將對應于給定電流源的兩個開關(例如，對應于電流源CSn的開關106N1和106N2)的兩個柵極電壓設置為相等或近似相等而將這兩個開關接通，對應電流源(例如，在先前示例中的CSn)的輸出電流將均勻地或近似均勻地在節點106A-106B之間劃分。換句話說，開關被偏置以均勻地在它們之間傳導對應的電流源(例如，在先前示例中的CSn)的輸出電流。
該配置將額外的分辨率位添加到DAC 100，同時保留單調性。在示例性實施例中，可以使用異或門(XOR門)來實施用于開關網絡106中的開關的數字控制，以確定哪些開關對應于上面的控制方案所應用的給定電流源。
應注意，除了使用XOR門進行控制，還可以使用其他機制和電路布置。 例如，在一些實施例中，控制機制可以被構建到溫度計解碼器中。應注意，額外的偏置水平可以以損失單調性(或單調性惡化)為代價添加更多的分辨率位。因此，如本領域普通技術人員將理解，存在折衷，其可以基于諸如用于給定應用的規格等因素。
在一些應用中，相對低的噪聲水平是期望的。本公開的一個方面涉及提供相對低噪聲水平的DAC(例如，與常規DAC相比較)，同時保留單調性。圖3根據示例性實施例示出低噪聲DAC 200的框圖。
DAC 200包括電阻器網絡203、開關網絡206、開關網絡209、內插器網絡212和輸出級215，其中電阻器網絡203包括多個電阻器。另外，DAC 200包括解碼器218，解碼器218對施加到DAC 200的數字輸入進行解碼并且生成用于開關網絡206和開關網絡209的控制信號。
電阻器網絡203被耦接到基準電壓Vref。因此，電流流過電阻器網絡203。通過電阻器網絡203的電流的流動導致生成多個電壓，所述多個電壓被提供給開關網絡206。
如上所述，解碼器218對DAC 200的數字輸入進行解碼，并且生成用于開關網絡206的控制信號218A。更具體地，從DAC 200的數字輸入的較高有效位(MSB)得到控制信號218A。響應于控制信號218A，開關網絡206選擇性地將來自電阻器網絡203的電壓耦接到標記為Veven和Vodd的節點。更具體地，基于控制信號218A，來自電阻器網絡203的一個電壓被耦接到節點Veven，并且一個電壓被耦接到節點Vodd。
開關網絡209選擇性地將節點Veven和Vodd耦接到內插器網絡212。作為響應，內插器網絡212將信號如電流提供給輸出級215。基于來自內插器網絡212的信號，輸出級215在模擬輸出221處生成輸出信號。在所示的實施例中，模擬輸出221構成DAC 200的輸出。
開關網絡209響應于控制信號218B進行操作。更具體地，基于控制信號218B，開關網絡209選擇性地將節點Veven和Vodd耦接到內插器網絡212。解碼器218對到DAC 200的數字輸入解碼，并且生成用于開關網絡209的控制信號218B。控制信號218B是從DAC 200的數字輸入的較低有效位(LSB)得到的。
總體上，響應于數字輸入，DAC 200使用開關網絡206和206將從電阻器網絡203的輸出得到的兩個輸出信號路由到內插器網絡212。因此，DAC 200 可以被認為是生成被耦接以驅動內插器(由開關網絡209驅動的內插器網絡212)的兩個輸出(在節點Veven和Vodd處)的RDAC(驅動開關網絡206的電阻器網絡203)的組合或級聯。
在示例性實施例中，可以以各種方式實施內插器網絡212。例如，在一些實施例中，內插器網絡212可以使用多個跨導(gm)級或放大器。因此，內插器網絡212可以是gm內插器網絡。
圖4根據示例性實施例描繪用于DAC 200的電路布置。類似于圖3所示的實施例，圖4中的DAC 200包括電阻器網絡203、開關網絡206、開關網絡209、內插器網絡212和輸出級215。另外，DAC 200包括解碼器218，解碼器218對施加到DAC 200的數字輸入進行解碼并且生成用于開關網絡206和開關網絡209的控制信號。
電阻器網絡203包括串聯耦接在基準電壓(Vref)與接地電勢之間的多個電阻器(標記為R0至RN)。在一些實施例中，電阻器R0-RN可以具有相同的(或近似相同的)電阻值。對電阻器施加基準電壓將導致電流流過電阻器串。因此，在電阻器網絡203中的多個電阻器中的每個相同電阻器兩端形成多個電壓。由此產生的多個電壓被饋送到開關網絡206。
開關網絡206包括多路復用器(MUX)206A和MUX 206B。MUX206A-206B分別響應于控制信號218A1-218A2進行操作。電阻器R0-RN以交替的方式被耦接到MUX 206A-206B。更具體地，每個電阻器的上節點被交替地耦接到MUX 206和MUX 206B。例如，電阻器R0的上節點被耦接到MUX206A的輸入，而電阻器R1的上節點被耦接到MUX 206B的輸入，等等。
響應于施加為DAC 200的輸入信號的數字輸入，解碼器218生成控制信號218A1-21A2。控制信號218A1-21A2一起形成控制信號218A。基于DAC 200的數字輸入的較高有效位(MSB)的值，解碼器218生成控制信號218A1-21A2。換句話說，從MSB得到控制信號218A1-21A2以便分別控制MUX 206A-206B。
控制信號218A1-21A2促使MUX 206A-206B選擇性地將電阻器R0-RN耦接到標記為Veven和Vodd的兩個節點中的一個。因此，基于MSB，MUX206A-206B選擇性地將電阻器網絡203的輸出電壓提供給節點Veven和Vodd。在所示的實施例中，節點Veven和Vodd中的每一個通過開關網絡206被耦接到電阻器網絡203中的一半電阻器，并且所述耦接是交錯的。因此，節點Veven和Vodd跨越電阻器串或階梯的范圍，但通過不同的或交替的電阻器，例如偶 數電阻器的上節點耦接到Veven節點，而奇數電阻器的上節點耦接到Vodd節點(或反之亦然)。
節點Veven和Vodd耦接到開關網絡209的輸入。開關網絡209包括MUX209-0至209-k。節點Veven耦接到MUX 209-0至209-k的一個輸入。節點Vodd耦接到MUX 209-0至209-k的另一個輸入。MUX 209-0至209-k的輸出驅動內插器網絡212的相應輸入。
開關網絡209選擇性地將節點Veven和Vodd耦接到內插器網絡212。具體地，開關網絡209響應于控制信號218B進行操作。因此，基于控制信號218B，開關網絡209將節點Veven和Vodd選擇性地耦接到內插器網絡212。
解碼器218提供控制信號218B。具體地，解碼器218對DAC 200的數字輸入進行解碼并且生成用于開關網絡209的控制信號218B。控制信號218B是從DAC 200的數字輸入的較低有效位(LSB)得到的。
開關網絡209將節點Veven和Vodd選擇性地耦接到內插器網絡212。在所示的實施例中，內插器網絡212中的內插器構成多個跨導(gm)級或放大器，因此是gm內插器網絡。內插器網絡212中的gm內插器被標記為gmo至gmk。
如上所述，內插器網絡212中的每個gm內插器中的一個輸入如非反相輸入被耦接到MUX 209-0至209-k之中的MUX的相應輸出。內插器網絡212中的gm內插器中的另一個輸入如反相輸入被耦接到包括電阻器224和電阻器226的反饋網絡。具體地，通過電阻器224和電阻器226，內插器網絡212中的gm內插器接收與模擬輸出221處的信號有關(在圖4所示的實施例中，按比例縮小)的信號。通過選擇電阻器224和電阻器226的適當值，內插器網絡212和輸出級215的總增益可以被編程為期望的值。
響應于MUX 209-0至209-k的輸出，gm內插器gm0至gmk提供輸出信號，所述輸出信號在節點212A處求和以生成用于內插器網絡212的輸出信號(例如，電流信號)。在節點212A處的信號驅動輸出級215的輸入。作為響應，輸出級215在模擬輸出221處生成輸出信號。在所示的實施例中，模擬輸出221構成DAC 200的輸出。
可以以各種方式實施輸出級215。例如，在一些實施例中，輸出級可以包括(多個)跨導級和放大器，諸如AB類放大器。輸出級215在模擬輸出221處提供模擬信號，該模擬信號可以驅動外部負載。
與圖2中的DAC一樣，DAC 200的數字輸入的若干位可以被分配給控制 開關網絡206，而剩余位可以被分配給驅動開關網絡209。例如，考慮根據一個實施例的12位DAC，其中DAC的數字輸入的5位實現DAC 200的LSB。在這樣的DAC中，電阻器網絡203中的電阻器串實現DAC的7個MSB(128個元素)。在這樣的實施例中，由6位控制或選擇信號218A1和218A2分別控制MUX 206A和MUX 206B。
DAC 200的數字輸入的剩余5位實現LSB。因此，DAC包括開關網絡209中的25或32個MUX。32個MUX的輸出驅動內插器網絡212中的內插器的一個輸入。在這樣的實施例中，內插器網絡212包括32個內插器，即，k＝31。
為了例示這樣的DAC的操作，應注意，MUX 206A和206B將電阻器網絡203中的電阻器串中的抽頭耦接到Veven和Vodd節點或總線。因為DAC的數字輸入中的7個MSB從0000000坡升到1111111，所以來自電阻器抽頭的電壓以“蛙跳”方式或交替方式改變。圖5例示出現在節點Veven和Vodd處的一些電壓。
如圖5中的表格所示，在節點Veven和Vodd處的電壓取決于基準電壓Vref和MSB輸入碼(在欄標題“代碼”下所標示)。應注意，響應于連續碼變化，在節點Veven和Vodd處的電壓相差(1/128)·Vref或0.0078125·Vref的電壓。如果Vref具有1.2伏的值，則Veven和Vodd之間的差值將是大約10mV。應注意，如果MSB碼是偶數，則Vodd將比Veven高10mV。相反，如果MSB碼具有奇數值，則Veven將比Vodd高10mV。通過生成取決于輸入碼和基準電壓值的輸出(Veven和Vodd)，電阻器串和開關網絡(和對應的解碼器電路)的組合可以被認為是RDAC。
在上面討論的示例中，內插器網絡212實現較低5個LSB。顧名思義，內插器網絡212使用32個gm內插器在Veven和Vodd節點處的電壓之間內插。如上所述，從DAC的數字輸入中的LSB得到的控制信號218B控制在Veven處的電壓和在Vodd處的電壓中的哪一個被提供給內插器網絡212中的每個相應內插器。
為了例示內插器網絡212的操作，假設7個MSB具有值0000000，即都是0。在這種情況下，Veven是0V，并且Vodd具有大約10mV的值(參見圖5)。當5個LSB都是0(即00000)時，32個gm內插器將它們的非反相輸入連接到Veven即0V或接地電勢。假設輸出級215具有3V/V的增益，在模擬輸出221處的信號將具有0V值(接地電勢)。
隨著LSB從00000坡升(ramp up)或遞增到11111，代碼的每個增量(LSB值)導致由開關網絡209提供給gm內插器gm0-gmk之一的輸入從Veven(0V)切換到Vodd(≈10mV)。當LSB都是二進制1(代碼11111)時，開關網絡209將Vodd(≈10mV)提供到32個gm內插器中的31個作為輸入。在這種情況下，在模擬輸出221處的電壓將具有值3×(31/32)×10mV，或大約29mV。
對于在00000和11111之間的LSB代碼值，開關網絡209將節點Veven處的電壓提供給一些gm內插器，并且將電壓Vodd提供給剩余的gm內插器。因此，基于接收節點Vodd處的電壓作為輸入信號的一部分gm內插器，在模擬輸出221處的信號將具有在0V和大約29mV之間的內插值。Veven和Vodd之間的小電壓差值提供由內插器網絡212執行的線性或近似線性內插。
當12位輸入(即到DAC的數字輸入)遞增到000000011111之后的下一個值時，發生上面所述的“蛙跳”性質或交替性質。數字輸入中的7個MSB從0000000遞增到0000001，并且5個LSB從11111改變為00000。解碼器218將控制信號218B分別提供給MUX 209-0至209-k，使得當MSB碼是奇數時傳入的位被轉換，從而所有的32個gm內插器接收節點Vodd處的電壓作為輸入(其仍具有≈10mV的值)。
當在DAC數字輸入中傳入的LSB碼遞增到00001時，31個gm內插器仍然被耦接(經由開關網絡209)以接收在節點Vodd處的電壓作為輸入，并且一個gm內插器接收節點Veven處的電壓作為輸入，其現在具有≈20mV而不是0V的值。以此方式，隨著傳入的LSB進一步遞增，更多的gm內插器級接收在節點Veven處的電壓而不是在節點Vodd處的電壓。因此，內插信號(在輸出端212A處)以及因此在模擬輸出221處的輸出信號繼續上升。最終，所有的gm內插器接收在節點Veven處的電壓作為輸入。在該點上，MSB碼再次遞增，并且該過程重復。
應注意，雖然根據示例性實施例在上面參考12位DAC描述了DAC操作，但相似的描述和操作適用于根據其他示例性實施例的DAC。因此，如本領域普通技術人員將理解，所描述的概念可以被應用于具有不同分辨率、不同數量的元件等的DAC。
圖6根據示例性實施例描繪用于DAC的操作的過程流程圖。在253處，接收被提供給DAC的數字輸入信號。在256處，數字輸入信號被解碼以便從數字輸入信號的較高有效位(MSB)得到一組控制信號。從數字輸入信號的 較低有效位(LSB)得到另一組控制信號。
在259處，從MSB得到的一組控制信號被用于驅動RDAC，以便生成Vodd和Veven。在262處，從LSB得到的一組控制信號被用于驅動內插器，以從Vodd和Veven得到模擬輸出信號。例如，如上所述，通過使用輸出級，模擬輸出信號可以被進一步緩存或處理。
結合圖3-圖5所公開的DAC提供了許多益處和優勢。例如，與常規DAC相比較，一個優勢涉及相對低噪聲的操作，同時保持單調性和上面所描述的其他特性。另一個優勢涉及相對容易地為DAC設置相對精確的增益。
本公開的一個方面涉及電子裝置諸如DAC中的增益選擇或調節。以下描述使用DAC作為示例以例示概念，但如本領域普通技術人員將理解，所公開的概念可以被應用于具有可選擇的或可調節的增益的各種電子裝置。
如上所述，根據示例性實施例的DAC的增益取決于基準電壓(Vref)的值。為了例示各種值諸如Vref和輸出級的增益對總體DAC特性的影響，圖7提供根據示例性實施例的DAC 200的概念框圖。
在所示的實施例中，在DAC中使用的基準電壓(即Vref)可以是原始基準電壓(Vr)的縮放或劃分版本。可選地或另外，原始基準電壓可以在外部施加到DAC 200，例如，通過包括DAC 200的IC中的引腳將電壓VEXT施加到DAC 200。如本領域普通技術人員將理解，各種源例如外部基準源可以提供電壓VExT。如下面詳細描述，在這樣的配置中，DAC 200包括用于處理和使用由基準源提供的信號以生成Vref的機制。
在任一情況下，通過使用用于縮放或劃分因子的適當值，可以獲得總體的期望DAC增益值。縮放電路303將期望的縮放因子施加到Vr，以便在縮放電路303的輸出端303A生成被施加到緩存器306的縮放版本。縮放電路303的縮放因子可以具有一個期望值或一組值，并且根據需要可以是可編程的或可調節的。緩存器306為Vr的縮放版本提供緩存或放大，并且在它的輸出端306A處提供DAC基準電壓Vref。緩存器306具有允許微調其增益的增益微調輸入306B。
如上所述，基準電壓Vref被施加到RDAC 309。如上面所詳細描述，響應于控制信號218A和Vref，RDAC 309在它的輸出端處提供電壓Veven和Vodd。如上所述，解碼器218通過對施加到DAC 200的數字輸入信號進行解碼來提供控制信號218A。
內插器312接受標記為Veven和Vodd的電壓作為輸入。如上面所詳細描述，內插器312可以包括開關網絡和若干內插器級。如上面所詳細描述，響應于控制信號218B，內插器312在輸出端312A處形成作為電壓Veven和Vodd的函數的輸出電壓。如上所述，解碼器218通過對施加到DAC 200的數字輸入信號進行解碼來提供控制信號218B。
內插器312具有偏移微調輸入312B。在輸入312B處施加的信號可以被用于微調內插器312B的偏移電壓。如本領域普通技術人員將理解，這樣做將提高DAC 200的整體性能。如上面所詳細描述，輸出級215接收內插器215的輸出信號，并且在輸出端221處生成DAC 200的模擬輸出。在示例性實施例中，輸出級215可以具有可編程的或可調節的增益。該特征允許設置DAC200的總體增益或滿量程電壓。
縮放電路315縮放DAC 200的模擬輸出電壓以在輸出端315A處生成Vr的縮放版本。在輸出端315A處的縮放電壓被提供給內插器312作為從內插器312的輸出電壓得到的反饋信號。縮放電路315的縮放因子可以具有一個期望值或一組值，并且根據需要可以是可編程的或可調節的。因此，輸出級的有效增益(更具體地，內插器312和輸出級215的總增益)可以被編程為期望值。
縮小電壓Vr可以提供許多益處，諸如易于實施。在一些實施例中，n型MOS(nMOS)器件可以被用于DAC 200中的開關網絡(圖7中未示出)中。縮小Vr允許減小或限制施加到內插器312中的內插器級的輸入電壓的擺幅。此外，縮放電壓Vr允許對DAC 200的總增益或滿量程輸出電壓進行編程或設置。
在示例性實施例中，緩存器306具有單位一(unity)的增益，但緩存器306和縮放電路303的組合可以被用于提供可編程的增益設定值。可編程的增益設定值可以具有各種期望值，例如，1/2、1/2.4和1/3。可編程的增益設定值允許設置或編程DAC 200的總增益。作為示例，考慮具有增益為3的輸出級215的DAC。如果期望DAC具有單位一的總增益，則可以使用1/3的縮放因子來用于縮放電路303，即，Vref＝(1/3)×Vr。總增益將具有1/3×3或單位一的值。
緩存器306還具有增益微調能力，這允許消除(或近似消除)緩存器306的輸出偏移電壓。如果不消除輸出偏移電壓，則它會出現在DAC中作為增益 誤差，并且將使它的性能惡化。在示例性實施例中，緩存器306的增益的微調可以校正(或近似校正)溫度改變效應、電源電壓變化等。
可以以很多方式實行緩存器306的增益的微調。在一些實施例中，在產品測試時即在加工之后的測試期間實行微調。在一些實施例中，根據需要，在使用期間如周期性地或在上電時實行微調和/或根據其他方案實行微調。圖8根據示例性實施例示出用于微調緩存器306的增益的電路布置350。(下面結合圖11討論偏移微調的其他方面。)
參考圖8，縮放電路303的輸出信號被施加到開關353。開關353的使用是可選的。如果在控制器359的控制下使用該開關，則開關353允許選擇性地使用Vr的縮放版本或者另一個增益調節電壓，以對緩存器306的增益進行微調(控制器359或DAC的另一部分可以生成用于增益微調的電壓)。通過開關353選擇的電壓被施加到緩存器306的輸入。緩存器306的輸出被施加到開關356。在控制器359的控制下，開關356可以選擇性地將緩存器306的輸出306A提供給RDAC 309或控制器359。
在正常操作期間(即當沒有對緩存器306的增益微調時)，開關356將輸出306A耦接到RDAC 309。在增益微調操作期間，開關356將輸出306A耦接到控制器359。根據緩存器306的實際輸出電壓和預期輸出電壓(基于施加到緩存器306的輸入電壓)，控制器359將一個或多個控制信號施加到緩存器306的增益微調輸入360B。因此，緩存器306的增益被微調到期望值(例如，在示例性實施例中為單位一(unity))。
應注意，如上所述，在一些實施例中，DAC(或其他設備、電路、模塊等)的用戶可以促使控制器359在一個或多個期望的時間點處執行增益微調。進一步應注意，在一些實施例中，DAC可以被配置為根據需要在一個或多個期望的時間點處如在上電或DAC的復位期間自動地執行增益微調。此外，各種其他電路布置是可能的并且是可想到的。例如，在一些實施例中，控制器359可以部分地或全部地在DAC駐留于其上的IC的外部實現，諸如在執行操作如IC加工之后的測試和微調的生產測試儀中實現。如本領域普通技術人員將理解，在一些實施例中，例如開關353和/或開關356可以被省略，而是通過感測RDAC 309的輸出(代替使用開關356)等來使用到緩存器306的額外輸入或并行輸入(代替開關353)。
類似地，內插器312的輸出偏移電壓可以被微調。在示例性實施例中， 內插器312的輸出偏移電壓的微調可以校正(或近似校正)溫度改變效應、電源電壓變化等。
可以以很多方式來執行內插器312的輸出偏移電壓的微調。在一些實施例中，在產品測試時即在加工之后的測試期間執行微調。在一些實施例中，根據需要，在使用期間如周期性地或在上電時執行微調和/或根據其他方案執行微調。圖9根據示例性實施例示出用于對內插器偏移電壓進行微調的電路布置400。(下面結合圖11討論偏移微調的其他方面。)
參考圖9，電壓Veven和Vodd被分別施加到開關403A和403B。應注意，開關403A-403B的使用是可選的。如果在控制器359的控制下使用該開關，則開關403A-403B允許選擇性地使用Veven和Vodd或者另一組偏移微調電壓來對內插器312的偏移進行微調(控制器359或另一個部分的DAC可以生成用于偏移微調的電壓)。
通過開關403A-403B選擇的電壓被施加到內插器312的輸入。如上所述，內插器312的輸出被施加到縮放電路315。縮放電路315的輸出315A被提供給控制器359。縮放電路315的輸出信號被用于對內插器312的輸出電壓偏移進行微調。
在控制器359的控制下，開關406可以選擇性地將(如上面詳細描述的由解碼器218生成的)控制信號218B或者由控制器359生成的(在輸出端306A處可用的)控制信號359A提供給內插器312。控制器359基于到內插器312的輸入信號生成控制信號359A以使得內插器312具有期望的輸出電壓(例如，0V)，從而確定和微調內插器312的輸出偏移電壓。
在正常操作期間(即當沒有對內插器312的偏移電壓進行微調時)，開關403A-403B將電壓Veven和Vodd耦接到內插器312。另外，開關406將(由解碼器218生成的)控制信號218B提供給內插器312。因此，如上所述，DAC響應于數字輸入生成模擬輸出信號。
然而，如上所述，在偏移微調操作期間，開關403A-403B耦接Veven和Vodd或者另一組偏移微調電壓，以對內插器312的偏移進行微調。此外，開關406提供控制信號359A給內插器312。縮放電路315的輸出315A將內插器312的輸出電壓的縮放版本提供給控制器359。
根據內插器312的實際輸出電壓和預期輸出電壓(基于施加到內插器312的輸入電壓)(或在縮放電路315的輸出端315A處的縮小版本)，控制器 359將一個或多個控制信號施加到內插器312的偏移微調輸入312B。因此，內插器312的偏移被微調到期望值(例如，零或近似為零)。
應注意，如上所述，在一些實施例中，DAC(或其他設備、電路、模塊等)的用戶可以促使控制器359在一個或多個期望的時間點處執行偏移微調。進一步應注意，在一些實施例中，DAC可以被配置為根據需要在一個或多個期望的時間點處如在上電或DAC的復位期間自動地執行偏移微調。此外，各種其他電路布置是可能的并且是可想到的。例如，在一些實施例中，控制器359可以部分地或全部地在DAC駐留于其上的IC的外部實現，諸如在執行操作如IC加工之后的測試和微調的生產測試儀中實現。如本領域普通技術人員將理解，在一些實施例中，例如開關403A-403B和/或開關406可以被省略，而是通過感測在輸出端221處的電壓并且通過312B施加校正電壓來使用到內插器312的額外的或并行輸入(代替開關403A-403B)調節內插器312的偏移電壓(代替使用開關406)等。
圖8-圖9中的電路布置的各種可替代配置是可能的并且可想到的。例如，在一些實施例中，解碼器218的一些或所有功能可以與控制器359的功能進行組合，或反之亦然。如本領域普通技術人員將理解，在特定應用中使用的電路布置的選擇取決于一些因素諸如用于該應用的規格。
如上所述，在示例性實施例中，不止一個源可以被用于生成基準電壓Vref。這樣做涉及使用允許選擇所述源的開關。開關具有有限的寄生元件，諸如寄生電阻(例如，接通狀態電阻)。另外，如上所述，改變Vref的值導致DAC的總增益或輸出滿量程值改變。
為了保持或提供期望的增益或滿量程值，輸出級的有效增益可以被編程或設置為對應于所選擇的Vref值的值。輸出級的有效增益(內插器和輸出級215的總增益)可以通過縮放電路315進行編程。對輸出級的有效增益進行編程涉及在縮放電路315中使用開關。這些開關也具有有限的寄生元件，諸如寄生電阻(例如，接通狀態電阻)。本公開的一個方面涉及電子裝置諸如DAC中的增益和偏移微調或調節。
本公開的一個方面涉及補償寄生元件或效應，諸如在電子裝置如DAC中的上述開關的寄生電阻。圖10描繪了用于補償寄生元件的根據示例性實施例DAC 200的電路布置。
圖10中的DAC 200包括與圖7中所示的一些相同的或類似的模塊或電 路。圖10中的縮放電路303提供用于選擇用于生成Vref的一個或兩個源的機制。在所示的實施例中，來自DAC 200外部的源的外部電壓(VEXT)或另一個電壓Vr(例如，內部生成的源)可以被用于生成Vref。
電壓VEXT被施加到分別具有R1和R2的電阻值的帶抽頭的(tapped)電阻器450A-450B。開關456D將電阻器450B耦接到地線。當縮放電路303的相應部分未被使用時或當DAC 200未被使用時等，開關456D允許通過電阻器450A-450B從VEXT流動到地線的電流中斷，這導致功耗減少。控制器359控制開關456D的操作。
電阻器450A-450B中的抽頭分別被耦接到開關456A和456C。開關456B耦接到電阻器450A的一端或端子以及電阻器450B的一端。控制器359控制每個開關456A-456C的操作。例如，控制器359可以促使開關456A-456B打開以及開關456C閉合。通過控制開關，控制器359可以促使在縮放電路303的輸出端303A1處提供電壓VEXT的可編程部分或期望部分。
類似地，電壓Vr被施加到分別具有R1和R2的電阻值的電阻器453A-453B。開關459D將電阻器453B耦接到地線。當縮放電路303的相應部分未被使用時或當DAC 200未被使用時等，開關459D允許通過電阻器453A-453B從Vr流動到地線的電流中斷，這導致功耗減少。控制器359控制開關459D的操作。
電阻器453A-453B中的抽頭分別被耦接到開關459A和459C。開關459B耦接到電阻器453A的一端或端子以及電阻器453B的一端。控制器359控制每個開關459A-459C的操作。例如，控制器359可以促使開關459A-459B打開以及開關459C閉合。通過控制這些開關，控制器359可以促使在縮放電路303的輸出端303A2處提供電壓Vr的可編程部分或期望部分。如圖所示，輸出303A1和303A2流入緩存器306的輸入。
如上所述，縮放電路315將用于提供輸出級215的(在輸出端221處可用的)輸出信號的縮放版本(表示為Vo)的機制提供給內插器312。電壓V0被施加到分別具有M·R1和M·R2的電阻值的電阻器462A-462B，其中M表示正整數。開關465D將電阻器462B耦接到地線。當縮放電路303的相應部分未被使用時或當DAC 200未被使用時等，開關465D允許通過電阻器462A-462B從Vn流動到地線的電流中斷，這導致功耗減少。控制器359控制開關465D的操作。
電阻器462A-462B中的抽頭分別被耦接到開關465A和465C。開關465B 耦接到電阻器462A的一端或端子以及電阻器462B的一端。控制器359控制每個開關465A-465C的操作。例如，控制器359可以促使開關465A-465B打開以及開關465C閉合。通過控制這些開關，控制器359可以促使電壓V0的可編程部分或期望部分被提供給內插器312，以實現對DAC 200的輸出級的增益編程。
在實際的實施方式中，圖10所示的電路布置包括各種寄生元件，諸如開關456A-456D、459A-459D和465A-465D的寄生電阻。當設置DAC 200的增益或滿量程輸出值時，開關456D、459D和465D的寄生電阻可能導致誤差。通過適當地按規定尺寸設計縮放電路303和315中的元件的尺寸，誤差可以被抵消或近似抵消。
具體地，如上所述，電阻器462A-462B的相應電阻是電阻器450A-450B的電阻的M倍大。另外，假設開關456D和459D具有為RSW的寄生電阻，則開關465D被縮放或按規定尺寸設計為具有M·RSW的寄生電阻。部件尺寸和數值的選擇抵消或近似抵消上面討論的增益誤差，條件是輸出級的有效增益Gout(即，內插器312和輸出級215的總增益)是基準電壓增益設置電路的有效增益Gref(即，縮放電路303和緩存器306的總增益)的倒數。
以下方程表示在這樣的情況下DAC 200的總體增益：
Gref·Gout＝{(R2+Rsw)/(R1+R2+Rsw)·{1+(M·R1)/((M·R2)+(M·Rsw))} [方程1]
應注意，如果符合上面描述的倒數條件，則Gref·Gout＝1。
此外，應注意，如果Gref和Gout不被設置為倒數值，則增益誤差將被部分地抵消。因此，Gref和Gout的值越接近被設置為彼此的倒數，增益誤差的抵消越好。
已參考DAC描述了用于抵消因寄生元件產生的增益誤差的所述技術。然而，本領域普通技術人員將理解，這些概念可以通過作出修改被應用于其他電子裝置。
本公開的另一方面涉及微調(trim)或校正電子裝置諸如DAC中的各種偏移誤差。圖11根據示例性實施例示出用于在DAC中提供偏移微調的電路布置。恒流源503將電流I提供給耦接為電阻器串的電阻器506和電阻器512。通過電阻器506和電阻器512的電流的流動導致用于微調偏移的電壓電平。
更具體地，電阻器506和電阻器512具有若干抽頭。如本領域普通技術人員將理解，例如，在一些實施例中，電阻器506可以具有31個抽頭，并且 電阻器512可以具有31個抽頭，但可以使用其他數量的抽頭。電阻器506中的抽頭被耦接到開關509。電阻器506的下端或端子可以被用作額外的抽頭，并且被耦接到開關509中的一個。因此，通過電阻器506的電流流動提供通過電阻器506中的抽頭可用的若干電壓電平。
開關509將電阻器506的抽頭選擇性地耦接到節點509A。控制器359控制開關509的操作。具體地，控制器359可以導致一個或多個開關509接通。以這種方式，控制器359可以將若干電壓電平提供給節點509A。例如，通過接通開關509中單獨的一個開關，控制器359可能導致在耦接到該開關的抽頭處的電壓電平在節點509A處是可用的。
類似地，電阻器512中的抽頭被耦接到開關515。電阻器512的下端或端子可以被用作額外的抽頭并且被耦接到開關515中的一個開關。因此，通過電阻器512的電流流動通過電阻器512中的抽頭提供若干可用的電壓電平。
開關515將電阻器512的抽頭選擇性地耦接到節點515A。控制器359控制開關515的操作。具體地，控制器359可以導致一個或多個開關515接通。以這種方式，控制器359可以將若干電壓電平提供給節點515A。例如，通過接通開關515中單獨的一個開關，控制器359可以導致在耦接到該開關的抽頭處的電壓電平在節點515A處是可用的。
開關518將電阻器509耦接到地線。因此，當偏移微調功能未被使用時或當DAC未被使用時等，開關518允許通過電阻器506和509從電流源503流動到地線的電流中斷，這導致功耗減少。控制器359控制開關518的操作。
節點509A處的電壓被用于對內插器312的輸出偏移進行微調。更具體地，節點509A處的電壓驅動跨導(gm)級或放大器312-2的輸入。gm級312-2的輸出電流被提供給內插器312的輸出端312A。如上所述，內插器312包括通過開關網絡接收電壓Veven和Vodd的若干gm級(標記為312-1)。作為響應，gm級312-1生成輸出電流，這些輸出電流一起被提供給內插器312的輸出端312A。
換句話說，在內插器312的輸出端312A處可用的電流構成由gm級312-1提供的電流和由gm級312-2提供的電流的總和。通過改變由gm級312-2提供的電流的量值和/或極性，內插器312的輸出偏移以及因此DAC的輸出偏移電壓可以被微調或抵消或近似抵消。
在示例性實施例中，gm級312-2比gm級312-1具有更低的電流驅動或驅 動能力(或強度)或跨導值。因此，gm級312-2與gm級312-1相比將更小的電流注入到節點312A中。換言之，可以用更精細的粒度對內插器312的輸出偏移進行微調。
如上所述，可以以很多方式執行對內插器312的輸出偏移電壓的微調。在一些實施例中，在產品測試時即在加工之后的測試期間執行微調。基于這些結果，用于開關509的控制水平可以被儲存(例如，在存儲器中)，以用于進一步檢索和使用對內插器312的偏移的微調。此外，如上所述，在一些實施例中，根據需要，在使用期間如周期性地或在上電時執行微調和/或者根據其他方案執行微調。
參考圖11，節點515A處的電壓被用于微調緩存器306的輸出偏移。微調緩存器306的輸出偏移為整體DAC提供增益微調。
節點515A處的電壓被用于對內插器312的輸出偏移進行微調。更具體地，節點515A處的電壓驅動跨導(gm)級或放大器306-2的輸入。gm級306-2的輸出電流被提供給緩存器306的輸出端306A。緩存器306還包括接收來自縮放電路303的輸出端303A的電壓的gm級306-1。作為響應，gm級306-1生成輸出電流，所述輸出電流被輸出級306-3轉換為Vref。
換句話說，在緩存器306的輸出端306A處可用的電流構成由gm級306-1提供的電流和由gm級306-2提供的電流的總和。通過改變由gm級306-2提供的電流的量值和/或極性，緩存器306的輸出偏移以及因此DAC的總體增益可以被微調。
在示例性實施例中，gm級306-2比gm級306-1具有更低的電流驅動或驅動能力(或強度)或跨導值。因此，gm級306-2與gm級306-1相比將更小的電流注入到節點306A中。換句話說，可以以更精細的粒度對緩存器306的輸出偏移進行微調。
如上所述，可以以很多方式執行對緩存器306的輸出偏移電壓的微調。在一些實施例中，在產品測試時即在加工之后的測試期間執行微調。基于這些結果，用于開關515的控制水平可以被儲存(例如，在存儲器中)，以用于進一步檢索和使用對緩存器306的偏移的微調。此外，如上所述，在一些實施例中，根據需要，在使用期間如周期性地或在上電時執行微調和/或者根據其他方案執行微調。
例如，根據示例性實施例，通過將DAC和信號處理或計算電路集成在IC 內，DAC可以與其他電路進行組合。圖12根據示例性實施例示出將DAC與其他電路模塊進行組合的集成電路(IC)550，例如，微控制器單元(MCU)。
IC 550包括使用鏈路560彼此通信的若干模塊(例如，處理器565、數據轉換器605、I/O電路585等)。在示例性實施例中，鏈路560可以構成耦接機制，諸如用于傳達信息(諸如數據、命令、狀態信息等)的總線、一組導體或半導體。
IC 550可以包括耦接到一個或多個處理器565、時鐘電路575和功率管理電路580的鏈路560。在一些實施例中，處理器565可以包括用于提供計算功能的電路或模塊，諸如，中央處理單元(CPU)、算術邏輯單元(ALU)等。在一些實施例中，另外或作為替代，處理器565可以包括一個或多個數字信號處理器(DSP)。根據需要，DSP可以提供各種信號處理功能，諸如算術功能、過濾、延遲模塊等。
時鐘電路575可以生成促進或控制IC 550中的一個或多個模塊的操作正時的一個或多個時鐘信號。時鐘電路575還可以控制使用鏈路560的操作的正時。在一些實施例中，時鐘電路575可以通過鏈路560將一個或多個時鐘信號提供給IC 550中的其他模塊。
在一些實施例中，功率管理電路580可以減少裝置(例如，IC 550)的時鐘速度、關閉時鐘、減少功率、關閉功率或者關于電路的一部分或電路的所有部件的上述各項的任何組合。進一步地，功率管理電路580可以打開時鐘、增加時鐘速率、打開功率、增加功率或者響應于從非激活狀態到激活狀態的轉變(諸如當處理器565作出從低功率或怠速或睡眠狀態到正常操作狀態的轉變時)進行上述各項的任何組合。
鏈路560可以通過串行接口595耦接到一個或多個電路600。通過串行接口595，耦接到鏈路560的一個或多個電路可以與電路600通信。如本領域普通技術人員將理解，電路600可以使用一個或多個串行協議如SMBUS、I2C、SPI等進行通信。
鏈路560可以通過I/O電路585耦接到一個或多個外圍設備590。通過I/O電路585，一個或多個外圍設備590可以耦接到鏈路560，并且因此可以與耦接到鏈路560的其他模塊如(多個)處理器365、存儲器電路625等通信。
在示例性實施例中，外圍設備590可以包括各種電路、模塊等。示例包括I/O設備(小鍵盤、鍵盤、揚聲器、顯示設備、存儲設備、計時器等)。應 注意，在一些實施例中，一些外圍設備590可以在IC 550外部。示例包括小鍵盤、揚聲器等。
在一些實施例中，相對于一些外圍設備，I/O電路585可以被繞過。在這樣的實施例中，一些外圍設備590可以耦接到鏈路560且與鏈路560通信而不使用I/O電路585。應注意，如上所述，在一些實施例中，這樣的外圍設備可以是在IC 550的外部。
鏈路560可以通過數據轉換器605耦接到模擬電路620。數據轉換器405可以包括一個或多個ADC 615和/或一個或多個DAC 200。ADC 615從模擬電路620接收模擬信號，并且將模擬信號轉換為數字格式，這樣它們與耦接到鏈路560的一個或多個模塊通信。
相反，(多個)DAC 200從耦接到鏈路560的一個或多個模塊接收一個或多個數字信號，并且將(多個)數字信號轉換為模擬格式。根據需要，(多個)模擬信號可以被提供給IC 550內的電路(例如，模擬電路620)或IC 550外部的電路。
模擬電路620可以包括提供和/或接收模擬信號的各種電路。如本領域普通技術人員將理解，示例包括傳感器、換能器等。在一些實施例中，根據需要，模擬電路620可以與IC 550外部的電路通信，以形成更復雜的系統、子系統、控制模塊和信息處理模塊。
控制電路570耦接到鏈路560。因此，控制電路570可以與耦接到鏈路560的各種模塊通信和/或控制耦接到鏈路560的各種模塊的操作。另外或作為替代，控制電路570可以促進耦接到鏈路560的各種模塊之間的通信或合作。在一些實施例中，根據需要，DAC 200中的控制電路(例如，上述控制器359)的功能或線路可以與控制電路570的功能或線路組合，或者DAC 200中的控制電路(例如，上述控制器359)的功能或線路可以被包含在控制電路570的功能或線路中。
再次參考圖12，在一些實施例中，控制電路570可以啟動或響應復位操作。如本領域普通技術人員將理解，復位操作可以導致耦接到IC 550的鏈路560的一個或多個模塊等復位。例如，控制電路570可以導致(多個)DAC 200復位到初始狀態。
在示例性實施例中，控制電路570可以包括各種類型的電路和各種電路的模塊。在一些實施例中，控制電路570可以包括邏輯電路、有限狀態機(FSM) 或其他電路，以執行各種操作，諸如上面描述的操作。
通信電路640耦接到鏈路560，并且還耦接到IC 550外部的電路或模塊(未示出)。通過通信電路640，耦接到鏈路560(或者一般來說IC 550)的各種模塊可以通過一個或多個通信協議與外部電路或模塊(未示出)通信。示例包括通用串行總線(USB)、以太網等。如本領域普通技術人員將理解，在示例性實施例中，根據一些因素諸如用于給定應用的規格，可以使用其他通信協議。
如上所述，存儲器電路625耦接到鏈路560。因此，存儲器電路625可以與耦接到鏈路560的一個或多個模塊諸如(多個)處理器365、控制電路570、I/O電路585等通信。在所示的實施例中，存儲器電路625包括控制電路610、存儲器陣列635和直接訪問存儲器(DMA)630。
控制電路610控制或監督存儲器電路625的各種操作。例如，控制電路619可以提供一種機制以通過鏈路360執行存儲器讀出或寫入操作。在示例性實施例中，根據需要，控制電路610可以支持各種協議，諸如雙數據速率(DDR)、DDR2、DDR3等。
在一些實施例中，存儲器讀出和/或寫入操作涉及使用IC 550中的一個或多個模塊諸如(多個)存儲器565。DMA 630允許在一些情況下提高存儲器操作的性能。更具體地，DMA 630提供了用于直接在數據源或數據目的地與存儲器電路625之間而不是通過模塊諸如(多個)處理器565執行存儲器讀出和寫入操作的機制。
存儲器陣列635可以包括各種存儲器電路或模塊。在所示的實施例中，存儲器陣列635包括易失性存儲器635A和非易失性(NV)存儲器635B。在一些實施例中，存儲器陣列635可以包括易失性存儲器635A。在一些實施例中，存儲器陣列635可以包括NV存儲器635B。
NV存儲器635B可以被用于存儲與IC 550中的一個或多個模塊的性能或配置相關的信息。例如，如上所述，NV存儲器635B可以存儲與(多個)DAC200的偏移或增益微調相關的配置信息。
根據示例性實施例，具有諸如上述優勢的DAC可以證明在各種應用中是有益的。示例包括指定上面列出的一些或所有屬性的應用，所述屬性諸如為單調性和相對高分辨率如12位。
一種示例應用包括處理模擬輸入信號的數據處理應用，如圖13中的電路 布置700所描繪。更具體地，處理電路705(或一般來說數字信號源，例如，MCU、CPU、微處理器等)在輸出端705A處提供數字信號。數字信號被提供給DAC 200。DAC 200將該數字信號轉換為模擬信號并且在輸出端221處提供所述模擬信號。模擬信號流入模擬目的地710(例如，換能器、驅動器、放大器等)。因此，數字信息源諸如處理電路708可以使用DAC 200控制模擬目的地710或者與模擬目的地710通信。
在另一種應用中，根據示例性實施例的DAC可以被用于實施如圖14所示的控制系統750。控制系統750包括過程765，所述過程765包括模擬源755和模擬目的地710。模擬源755例如傳感器或換能器將模擬信號提供給ADC760。ADC 760將模擬信號轉換為數字信號并且將數字信號提供給控制電路760。
例如，控制電路760通過過濾、放大或縮放、延遲等處理數字信號。控制電路760提供數字輸出信號并且將所述數字輸出信號提供給DAC 200。DAC200將控制電路760的數字輸出信號轉換為模擬信號，所述模擬信號在輸出端221處是可用的。在DAC 200的輸出端處的模擬信號被提供給模擬目的地，例如，換能器、驅動器、馬達或其他機電設備等。因此，系統750中所示的模塊的組合實現一個反饋控制環路。
一般來說，根據各種實施例，在反饋環路(例如，伺服系統)中使用一個或多個DAC的應用可以從使用DAC受益。圖15例示了示出這樣的配置的電路布置780。更具體地，反饋環路包括將輸出信號提供給控制電路760的源785。作為響應，控制電路760生成數字信號并且將所述數字信號提供給DAC200。
DAC 200轉換從控制電路760接收的數字信號以在輸出端221處生成模擬信號。DAC 200的模擬輸出信號流入驅動器790。驅動器790(例如，通過提供一個或多個驅動信號)驅動源785，這樣完成環路。
根據示例性實施例采用DAC的反饋環路的更具體示例可以是通信系統。更具體地，可以在反饋環路中使用DAC來控制在光通信系統中使用的光源的強度。圖16示出使用該方案的此類通信系統800。
更具體地，通信系統800包括源805、介質830和目的地835。通常是發射器(或收發器)的源805將信息信號提供給介質830，例如，光纖或光纖的集合。介質830將所述信息提供給目的地835，目的地835通常是接收器(或 收發器)并且通常位于源805的遠處。
在所示的實施例中，源805包括激光器810，激光器810生成光束并將光束提供給分束器815。應注意，通常使用額外的電路模塊(未示出)用信息對來自激光器810的光束進行調制(根據數字位模式打開和關閉)。如上所述，分束器815將來自激光器810的輸入光的一部分提供給介質830，介質830將光提供給目的地835。
另外，分束器815將來自激光器810的輸入光的一部分提供給控制器820。換句話說，控制器820接收指示從激光器810輸出的光束的強度的光信號。響應于來自分束器815的輸入光，控制器820生成數字信號，所述數字信號最終被用于驅動激光器810。
更具體地，DAC 200將來自控制器820的數字信號轉換為模擬信號，在輸出端221處提供該模擬信號。DAC 200的模擬輸出信號流入驅動器825。作為響應，驅動器825將偏壓提供給激光器810，以促使激光器810提供具有期望強度的輸出光束。
如上所述，通過從分束器815接收信號，控制器820接收激光器810提供的光束的強度的測度。通過將來自分束器815的信號與基準信號相比較，控制器820將數字信號提供給DAC 200，這最終導致驅動器825增加或者降低提供給激光器810的偏壓，以便調節來自激光器810的輸出光的強度。
參考附圖，本領域普通技術人員將注意到所示的各種模塊可以主要描繪概念性的功能和信號流。實際電路實施方式可以包含或可以不包含用于各種功能模塊的單獨可識別的硬件，并且可以使用或可以不使用所示的特定電路。例如，根據需要，可以將各種模塊的功能組合到一個電路模塊中。此外，根據需要，可以在幾個電路模塊中實現單個模塊的功能。電路實施方式的選擇取決于各種因素，諸如用于給定的實施方式的特定設計和性能規格。除了在此描述的那些以外的其他修改和替代實施例對于本領域普通技術人員來說將是顯而易見的。因此，本說明書教導本領域技術人員實施所公開的概念的方式，并且應被解讀為僅具說明性。如本領域普通技術人員將理解，在可適用的情況下，附圖可以按比例繪制或者可以不按比例繪制。
所圖示的和所描述的形式和實施例應該被視為說明性實施例。本領域技術人員可以對零件的形狀、尺寸和布置做出各種改變，而不偏離在該文中所公開的概念的保護范圍。例如，本領域技術人員可以用等效元件替換這里所 例示和描述的元件。此外，在不偏離所公開的概念的保護范圍的情況下，本領域技術人員可以獨立于其他特征的使用來使用所公開的概念的某些特征。
- 還沒有人留言評論。精彩留言會獲得點贊！