電路板的線路制作方法及利用該方法制作的電路板與流程

本發明涉及一種電路板及其制作方法，尤其涉及一種在電路板上制作細線路的方法。

背景技術：

現有技術中，在電路板上制作線路的方法分為干膜蝕刻法(Tenting，又稱消減法)以及半加成法(Semi-additive Process，SAP)兩種。所謂干膜蝕刻法即利用帳篷的方式制作線路遮蔽的方法，較精確的說法是指在電路板通孔上方利用干膜作為保護蓋，用以防止蝕刻液將孔內銅蝕除的制作方式。近年來對于直接以光阻來保護銅面直接蝕刻而不作線路電鍍的做法被普遍稱為Tenting。所謂半加成法是指在絕緣基材表面上，用化學沉積金屬，結合電鍍蝕刻或者三者并用形成導電圖形的加成法工藝。半加成法的工藝流程是：鉆孔-催化處理和增粘處理-化學鍍銅-成像(電鍍抗蝕劑)-圖形電鍍銅(負相)-去除抗蝕劑-差分蝕刻。

請參閱圖1，干膜蝕刻法因流程短、成本低而成為線路制作時的首選方法，但受其梯形斷面與銅層厚度及均勻性的影響，35/35μm以下線路已難使用此方法制作。目前雖可搭配使用二流體進行蝕刻，可以下探到25/25um，但對銅層的厚度與均勻性仍然有較高要求。另外，一般細線路的制作，因蝕刻均勻性的調整(亦可能為銅厚變異造成)，往往容易過度蝕刻(Over Etch)而造成線細或斷路(如A部所示)，同時無蝕刻(Non-Etch)又易造成微短路(Micro-short)(如B部所示)，這樣很難于制作后再進行修補，造成良率低下。

技術實現要素：

鑒于以上問題，有必要提供一種利用干膜蝕刻法在電路板上制 作細線路時，可有效避免過度蝕刻或無蝕刻所產生的斷路及微短路的電路板的線路制作方法以及利用該方法制造的電路板。

一種電路板的線路制作方法，其包括以下工序：

提供一第一銅層，在該第一銅層一表面進行半蝕刻出截面為梯形的多個突起，在該第一銅層形成有多個突起的一表面上壓合介電層，對該第一銅層背離該介電層的另一表面進行研磨改變該多個突起的高度，以形成相互間隔設置且嵌埋于該介電層內的多個第一線路圖案，該多個第一線路圖案共同形成第一線路層；

該介電層的背離該第一線路層的一表面形成與該第一線路層相電性導通的雙銅層結構，將該雙銅層蝕刻成相互間隔設置且截面為梯形的多個第二線路圖案，該多個第二線路圖案露出于該介電層表面外，且共同形成第二線路層；

該第一線路層的多個第一線路圖案朝向該介電層內嵌埋延伸方向與該第二線路層的多個第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層的多個第二線路圖案的側壁傾斜方向與該第一線路層的多個第一線路圖案的側壁傾斜方向相一致。

一種電路板，其包括：一第一線路層、一第二線路層、一介電層以及至少一導電柱，該第一線路層及該第二線路層分別設置于該介電層的相對兩側，該導電柱用于電性導通該第一線路層及該第二線路層，該第一線路層及該第二線路層均通過蝕刻形成，該第一線路層包括相互間隔設置且截面為梯形的多個第一線路圖案，該多個第一線路圖案分別嵌埋于該介電層內，該第二線路層包括相互間隔設置且截面為梯形的多個第二線路圖案，該多個第二線路圖案露出于該介電層表面外，該多個第一線路圖案朝向該介電層內嵌埋延伸方向與該多個第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層的多個第二線路圖案的側壁傾斜方向與該第一線路層的多個第一線路圖案的側壁傾斜方向相一致。

與現有技術相比，本發明所提供的電路板的線路制作方法于電路板上制作細線路時，對傳統的Tenting工藝的線路制作工序進行改 良，利用干膜蝕刻法蝕刻圖案成梯形的特性，在第一銅層上蝕刻出由多個截面為梯形的線路圖案構成的第一線路層后，在該第一線路層的上方壓合介電層，之后對該第一線路層的底面進行研磨，經研磨拋光定義出埋線面的線寬及線距，且根據需要可彈性修正、調整線寬線距。因此，本發明的線路制作方法可有效避免過度蝕刻或無蝕刻所產生的斷路及微短路。此外，利用本發明的制作方法而制造的電路板上的線路不易產生斷路及微短路，因此具有較佳的功能，使用壽命較長。

附圖說明

圖1是利用現有技術的電路板的線路制作方法所得到的線路示意圖。

圖2是本發明實施例所提供的電路板的線路制作方法的流程圖。

圖3是本發明實施例所提供的電路板的線路制作方法所采用的載體的示意圖。

圖4A～圖4C是本發明實施例的電路板的線路制作方法的第一線路層的制作過程的示意圖。

圖5A～圖5C是本發明實施例的電路板的線路制作方法的第二線路層的制作過程的示意圖。

圖6是本發明實施例的電路板的線路制作方法去除載體時的示意圖。

圖7是本發明實施例的電路板的線路制作方法對該第一線路層進行修線處理的放大示意圖。

圖8是本發明實施例的電路板的線路制作方法對該第一線路層及該第二線路層進行打磨、拋光后的示意圖。

圖9A～圖9B是本發明實施例的電路板的線路制作方法對該第二線路層進行蝕刻處理的示意圖。

圖10是本發明實施例的電路板的線路制作方法對該第一線路層進行表面處理的示意圖。

圖11是本發明實施例的電路板的線路制作方法對該電路板的線路模組進行封裝處理的示意圖。

主要元件符號說明

載體 10

基板 11

銅層 12

鎳層 13

第一銅層 14

線路圖案 15

第一線路層 16

介電層 17

第二銅層 18

連接孔 20

導電柱 24

第三銅層 25

第二線路層 23

阻焊膜 26

芯片 27

模塑化合物 28

線路模組 30

第一干膜 100

第二干膜 200

具體實施方式

下面將結合附圖和實施例對本發明的電路板的線路制作方法作進一步詳細說明。

請參閱圖2，圖2是本發明實施例所提供的電路板的線路制作方法的流程圖，本發明的電路板的線路制作方法具體包括以下工序：

工序1，請參閱圖3，提供一載體10。該載體包括基板11、覆蓋于該基板11的上表面的銅層12以及覆蓋于該銅層12的上表面的鎳層(Ni)13。該基板11為一厚度為0.5mm～1.0mm的鋼板。該銅層12通過電鍍法等方式形成于該基板11的上表面，其厚度為3μm～5μm。該鎳層13通過電鍍法等方式形成于該銅層12的上表面，其厚度為0.5μm～1.0μm。該鎳層13作為后續制程的分層界面。

可以理解，本發明中的載體10所采用的基板11不限于不銹鋼板，在保證基板平整度及光潔度的基礎上，也可采用鋁板或生鐵等作為基板。

工序2，請參閱圖4A～圖4C，在載體10的鎳層13的表面形成多個第一線路圖案15。工序2具體包括：

工序21，在載體10的頂面形成一第一銅層14。該第一銅層14通過電鍍法等方法覆蓋于該鎳層13的上面，其厚度為20μm～30μm。

工序22，利用干膜蝕刻法在第一銅層14一表面上蝕刻出多個第一線路圖案15。具體來說，在第一銅層14的上表面覆蓋一第一干膜(dry film)100，之后進行曝光，將第一干膜100成形為未曝光部分100a和已曝光部分100b，接著對第一干膜100進行顯影，圖案化第一干膜100，接著利用蝕刻液蝕刻第一銅層14，使其形成多個截面為梯形的突起，最后去除第一干膜100。在本實施方式中，第一銅層14與第一干膜100的未曝光部分100a相對應的部分被蝕刻液蝕刻出指定的深度，從而使其他部分成形為多個橫截面為梯形的第一線路圖案15。該多個第一線路圖案15為截面為梯形的突起，其構成電路板的第一線路層16的雛形，且其底部相互連接導通。

工序3，請參閱圖5A～圖5C，在多個第一線路圖案15的上方形成一與該多個第一線路圖案15相電性導通的雙銅層結構。工序3具體包括：

工序31，在該多個第一線路圖案15上壓合介電層17，以使第一線路層16的多個第一線路圖案15埋入于介電層17內。之后在該介電層17的表面形成第二銅層18。具體來說，向圖5A所示的該多個第一線路圖案15之間的間隙內及其上面填充介電層17，并于該介電層17的表面電鍍形成該第二銅層18。該介電層17可為溶融狀態的環氧樹脂等的材料，其具有較高的介電常數。該第二銅層18通過化學鍍銅法形成，構成一起氧化還原反應的晶種層。

工序32，對該第二銅層18進行半蝕刻(half etch)，之后通過激光打孔法在該介電層17內形成一連接孔(contact hole)20。具體來說，通過半蝕刻，該第二銅層18的厚度減為一半。通過激光打孔法，由半蝕刻后的第二銅層18的上表面至其中一個第二線路圖案(本實施例中選擇最大的第二線路圖案)的上表面之間形成一倒梯形的凹部，該倒梯形的凹部即為該連接孔20。

工序33，利用通孔電鍍法(Plating Through Hole，PTH)在該連接孔20內形成一導電柱24，同時在該第二銅層18的上面覆蓋第三銅層25，從而形成上述的雙銅層結構。

具體工藝為：通過電鍍法，在半蝕刻后的該第二銅層18的上面覆蓋一層厚度約為20μm～30μm的第三銅層25(又稱電鍍銅層)，并使銅填充至該連接孔20內，從而形成該導電柱24及該雙銅層結構。該半蝕刻后的該第二銅層18與該第三銅層25構成電路板的第二線路層23的雛形。該導電柱24連接該第三銅層25的底面與該最大的第二線路圖案的上表面，從而該第三銅層25與該多個第一線路圖案15通過該導電柱24相互電性導通。

可以理解，本發明的導電柱24可以起到導通連接第一線路層16與第二線路層23的作用。本實施例中，僅形成了一個導電柱24，但導電柱24的數量沒有特別的限定，可以根據需要設置多個。

工序4，請參閱圖6，去除該載體10。具體來說，通過手動分板機或自動分板機將載體10的鎳層13與該多個第一線路圖案15的底面相互分離，從而去除該載體10。

工序5，請一并參閱圖7及圖8，對該多個第一線路圖案15背離介電層17的一表面進行研磨、拋光以形成第一線路層16，同時 對第三銅層25進行研磨、拋光，改變其厚度。本實施例的具體做法為：從多個第一線路圖案15的底面向內研磨，通過對該多個第一線路圖案15的位于打磨線L以下的部分進行打磨，從而減小該多個第一線路圖案15的高度，改變由該多個第一線路圖案15構成的線路的寬度(如圖7中的α所示)以及各線路之間的間距(如圖7中的β所示)，從而形成第一線路層16。之后，對第三銅層25進行打磨拋光，將該第三銅層25的厚度減小為約10μm～25μm。

可以理解，根據需要，可以任意改變該打磨線L的位置，從而可以打磨出具有不同線路形態的第一線路層16。

可以理解，第三銅層25的厚度也可于電鍍時被形成為指定的厚度，而無需進行后續的打磨。

工序6，請參閱圖9A及圖9B，在第一線路層16及第三銅層25的外表面分別覆蓋一第二干膜200，之后進行曝光、顯影、蝕刻、去膜，將由第二銅層18(晶種層)和第三銅層25構成的雙銅層結構蝕刻為寬度不一且間隔設置的多個第二線路圖案，從而形成第二線路層23。之后，剝離該第一線路層16及該第二線路層23外表面的第二干膜200，形成一電路板的線路模組30。此時，該線路模組30由該第一線路層16、該介電層17、該導電柱24以及該第二線路層23共同構成。具體來說，對貼覆于第一線路層16的第二干膜200進行全曝光，之后通過顯影去除掉貼覆于第一線路層16的第二干膜200；對貼覆于第三銅層25外表面的第二干膜200進行部分曝光，即不蝕刻的線路不曝光，通過顯影后，貼覆于第三銅層25的第二干膜200被形成寬度不一且相互間隔設置的多個第二線路圖案。更具體地，蝕刻時，與圖案化后的第二干膜200相層合的雙銅層結構不被蝕刻，而未被圖案化后的第二干膜200覆蓋的雙銅層結構被蝕刻掉，從而形成了第二線路層23。該多個第二線路圖案的梯形截面的朝向與該第一線路層16的多個第一線路圖案15的梯形截面的朝向相同。第二線路層23露出于介電層17表面外。第二線路層23的多個第二線路圖案的側壁傾斜方向與第一線路層16的多個第一線路圖案15的側壁傾斜方向相一致。

工序7，請參閱圖10，在該電路板的線路模組30的第一線路層 16及第二線路層23的部分表面分別涂布阻焊膜26(solder mask)，之后進行曝光、顯影，蝕刻掉與該第一線路層16的部分線路圖案相對應的阻焊膜26，從而形成多個防焊開口。從而，位于該第一線路層16的表面的阻焊膜26上具有多個防焊開口，該多個防焊開口與該第一線路層16的部分第一線路圖案15的底面一一對應設置；位于該第二線路層23的表面的阻焊膜26覆蓋該第二線路層23的部分表面并且填充于該多個第二線路圖案之間的間隙內。

工序8，對第一線路層16及第二線路層23的從阻焊膜26露出的銅面進行表面處理。具體做法為：在該第一線路層16的從阻焊膜26露出的多個第一線路圖案15的銅面分別涂布有機保焊劑(Organic Solderability Preservatives，OSP)，同時，在該第二線路層23的從阻焊膜26露出的銅面涂布有機保焊劑。該有機保焊劑用于防止銅面被氧化。

工序9，請參閱圖11，將電路板的線路模組30翻轉，使第一線路層16位于上方，使第二線路層23位于下方，之后對該線路模組30進行封裝處理。

具體地，首先，提供一底面設置有多個焊錫球的芯片27，將該多個焊錫球分別對應該第一線路層16的防焊開口設置，并將該多個焊錫球分別焊接于該第一線路層16的多個第一線路圖案15的底面，使該芯片27與該第一線路層16相互電性導通。其次，在該第一線路層16上的阻焊膜26的表面以及該芯片27的外周形成模塑化合物28。此時，該模塑化合物28包覆該芯片27于其內，該第一線路層16的各第一線路圖案15嵌埋于該介電層17中。最后，在該第二線路層23的自該阻焊膜26露出的銅層的表面焊接球墊(圖未示)。此時，該球墊(ball pad)區域之線路形成于介電層17的表面。

相較于現有技術，采用本發明的電路板的線路制作方法在電路板上制作線路時，可以對傳統的Tenting工藝的線路制作工序進行改良，利用干膜蝕刻法蝕刻圖案成梯形的特性，在第一銅層14上蝕刻出由多個第一線路圖案15構成的第一線路層16后，在該第一線路層16的上方壓合介電層17，之后對該第一線路層16的底面進行研磨， 經研磨拋光定義出埋線面的線寬及線距，且根據需要可彈性修正、調整線寬線距。因此，本發明的線路制作方法可有效避免過度蝕刻或無蝕刻所產生的斷路及微短路。

本發明還提供一種采用上述的線路制作方法制造的電路板40。如圖11所示，本發明的電路板40包括一介電層17、第一線路層16、第二線路層23、導電柱24、阻焊膜26、芯片27以及模塑化合物28。

具體來說，該第一線路層16和該第二線路層23分別形成于該介電層17的相對兩側。該導電柱24形成于該介電層17的內部，并且用于電性導通該第一線路層16和該第二線路層23。該阻焊膜26分別部分地覆蓋于該第一線路層16和該第二線路層23的外表面。其中，位于該第一線路層16的表面的阻焊膜26上具有多個防焊開口，該多個防焊開口與該第一線路層16的部分第一線路圖案15的底面一一對應設置；位于該第二線路層23的表面的阻焊膜26覆蓋該第二線路層23的部分表面并且填充于該多個第二線路圖案之間的間隙內。該芯片27通過多個焊錫球焊接于該第一線路層16的多個第一線路圖案15的底面，從而與該第一線路層16相互電性導通。該多個焊錫球設置于該芯片27的底面，并且分別對應該第一線路層16的多個防焊開口設置。該模塑化合物28形成于該第一線路層16上的阻焊膜26的表面以及該芯片27的外周。即，該模塑化合物28將該芯片27包覆于其內。

進一步地，該第一線路層16與該第二線路層23均通過干膜蝕刻法形成。其中，該第一線路層16被蝕刻為多個相互間隔設置的第一線路圖案15，且嵌埋于該介電層17中。該第二線路層23被蝕刻為截面亦為梯形的多個第二線路圖案；該多個第二線路圖案形成于該介電層17的表面，且部分自該阻焊膜26露出以焊接球墊。該第一線路層16的線路的梯形截面的朝向與該第二線路層23的線路的梯形截面的朝向相同。

此外，第一線路層16的各梯形線路具有蝕刻面與研磨面，且僅由電鍍銅構成。然而，該第二線路層23的各梯形線路由化鍍銅(晶種層)以及電鍍銅構成。

相較于現有技術，本發明電路板40的第一線路層16及第二線路層23經過打磨、拋光而被定義出適當的線寬、線距及厚度，因此上下線路層的線路不易產生斷路及微短路，因此具有較佳的性能，使用壽命較長。

可以理解的是，對于本領域的普通技術人員來說，可以根據本發明的技術構思做出其它各種相應的改變與變形，而所有這些改變與變形都應屬于本發明權利要求的保護范圍。