正交化高阻型數字鑒相器的制作方法

正交化鑒相器是指由該鑒相器構成的鎖相環在鎖定工作狀態下，其二個輸入信號之間的關系呈現出正交化特征；現有正交化鑒相器只有作為鑒相器應用的乘法器。本發明中的正交化鑒相器屬于一種電平式高阻型數字鑒相器，本發明所涉及的電路形式不僅適合于通用型數字IC芯片組建數字鑒相器，更適合應用于集成化電路設計的邊沿式鑒相器電路中。

背景技術：

現有正交化鑒相器只有模擬乘法器這一形態。

技術實現要素：

本發明的正交化高阻型數字鑒相器是基于專利申請號為2015106449019的《標準化設計高阻型數字鑒相器的結構原理方案》中規程而設計的高阻型鑒相器，具體電路的方框圖為圖1所示。這一鑒相器的輸出電路接口為專利申請號2015106448849的《高阻型數字鑒相器輸出級的標準型接口電路》中的輸入信號為INH與a，及輸入信號為INH與a時各型接口電路，相應的輸入輸出信號關系仿真圖如圖2所示。

附圖說明

圖1是正交化高阻型數字鑒相器的電路結構圖，虛線部分電路是指取代實線部分電路構成一個取代INH信號輸出為INH信號輸出。

圖2為正交化高阻型數字鑒相器的信號關系仿真圖。

其中，測試法是指二個串聯電阻其二端分別接鑒相器供電電源的二端，其中點接鑒相器的輸出(端)PDo并作為測試電路的輸出端，這就是測試法下鑒相器輸出端的連接方法。

本發明中的正交化高阻型數字鑒相器輸入輸出信號間關系定義為如下：

WrWc=-1時PDo=高阻態輸出(-為任意碼)，WrWc=00時PDo=“0”態輸出，WrWc=10時PDo=“1”態輸出。

以上定義直接反映在圖2的初態中，所以初態又稱定義態。

工作原理說明如下：

a. 同相鎖定過程，由于WrWc=11時PDo=高阻態輸出，WrWc=00時PDo=“0”態輸出；所以輸出信號為二個輸入信號同步輸出形態，幅度改Vcc為高阻電平線電位。

b. 反相鎖定過程，由于WrWc=01時PDo=高阻態輸出，WrWc=10時PDo=“1”態輸出；所以輸出信號為Wr信號的同步輸出形態，Wc信號的異步輸出形態，幅度改Vcc為Vcc-高阻電平線電位。

c. 假性鎖定過程，定義關系的全狀態輸出即WrWc=-1時PDo=高阻態輸出，WrWc=00時PDo=“0”態輸出，WrWc=10時PDo=“1”態輸出。如果輸入信號的占空比嚴格相等，則同步時輸入信號的1/2周期為高阻態輸出，各1/4周期為“0”態或者“1”輸出，從而實線二個輸入信號間關系為正交信號。從理論上來說，如果高阻態輸出電平在Vcc/2附近，由于LF充放電時間都為1/4輸入信號周期，可以達到充放電動態平衡關系。

d. 初態即單端有信號輸入的情況，如果Wc有單端輸入則WrWc=01時PDo=高阻態輸出，WrWc=00時PDo=“0”態輸出，所以輸出信號與同相鎖定過程的輸出信號一致。如果Wr有單端輸入則WrWc=10時PDo=“1”態輸出，WrWc=00時PDo=“0”態輸出，所以輸出信號與Wr信號完全一致。

最終，根據設計者本人編著的《PLL設計的理論與應用》一書及現有鎖相環理論中的觀點，一個由本發明的鑒相器構成一個鎖相環最終在假性鎖定過程下實現穩定的鎖定工作狀態。

綜合以上內容，基于發明名稱為《標準化設計高阻型數字鑒相器的結構原理方案》設計方法中的規定，可以實現正交化高阻型數字鑒相器的設計開發工作的。